

# Untersuchungen zur Temperaturabhängigkeit des Widerstandsverhaltens memristiver Bauelemente auf der Basis von $\text{TiO}_2$

Daniel Ludwig Reiser

Vollständiger Abdruck der von der TUM School of Computation, Information and Technology  
der Technischen Universität München zur Erlangung eines  
Doktors der Naturwissenschaften (Dr. rer. nat.)  
genehmigten Dissertation.

Vorsitz: Prof. Dr. Amelie Hagelauer

Prüfer der Dissertation:

1. Prof. Dr. Marc Tornow
2. Prof. Dr. Ignaz Eisele

Die Dissertation wurde am 23.08.2023 bei der Technischen Universität München eingereicht  
und durch die TUM School of Computation, Information and Technology am 27.03.2024  
angenommen.



„Nihil tam difficile est, quin quaerendo investigari possit.“  
PUBLIUS TERENTIUS AFER



## Zusammenfassung

Ein Memristor ist im heutigen Verständnis ein zweipoliges elektrisches Bauelement, das über mindestens zwei stabile Widerstands-Zustände verfügt, die sich über die zuvor angelegte Spannung, bzw. den zuvor eingepprägten Strom einstellen lassen. Dafür existieren mehrere mögliche Mechanismen, wie dieses Schalten zwischen den Zuständen funktionieren kann. Zusätzlich existieren unterschiedliche elektrische Leitungsmechanismen. Im Rahmen dieser Arbeit wurden verschiedene Memristoren in Form von Titan-dioxid zwischen zwei Elektroden hergestellt. Die Elektroden bestanden aus Aluminium und / oder Platin. Dabei zeigten die Memristoren mit nur Aluminium als Elektrodenmaterial hauptsächlich digitales Schalten, welches oft ein analoges Nachschalten aufwies. Der hochohmige Zustand (HRS) lag dabei im einstelligen  $k\Omega$ - bis  $M\Omega$ -Bereich, der niederohmige Zustand (LRS) bei ca.  $40 \Omega$  und es waren maximal 151 Zyklen (Sweeps) möglich, bevor das Bauelement ausfiel. Bei den Memristoren, die Aluminium als Bottom-Elektroden-Material aber Platin als Top-Elektroden-Material besaßen, gab es zwei Polaritäten: Wurde der Strom in positiver Richtung begrenzt, stellte sich i. d. R. wieder ein digitales Schaltverhalten ein, das vergleichbar mit dem der  $Al/TiO_2/Al$ -Memristoren war (wobei die Spannung an der Top-Elektrode bei geerdeter Bottom-Elektrode angelegt wurde). Wurde der Strom allerdings in negativer Richtung begrenzt, so stellte sich ein analoges Schaltverhalten ein, dessen Widerstand über die Höhe der Strombegrenzung und der maximal angelegten positiven Spannung zwischen ca.  $149 \Omega$  und ca.  $4 k\Omega$  bis  $24 k\Omega$  einstellbar war. Hier konnten mehrere 10000 stabile Sweeps realisiert werden und erst bei über 500000 Sweeps fiel das Bauelement endgültig aus. Bei elektrischen Messungen, bei denen die Temperatur ab Raumtemperatur erhöht wurde, zeigte sich bei Memristoren mit digitalem Schaltverhalten, die zuvor in den HRS gebracht wurden, oft zwischen etwa  $40 \text{ }^\circ\text{C}$  und  $160 \text{ }^\circ\text{C}$  ein Schalten in einen LRS. Dies konnte bis auf einen einzigen Fall bei analog schaltenden Memristoren nicht beobachtet werden. Der so erreichte LRS ist durch Anlegen einer entsprechenden Spannung wieder resetbar / zurücksetzbar. Zusätzlich konnte bei digital schaltenden Memristoren eine Erhöhung auf der Top-Elektrode festgestellt werden, wenn zuvor der Strom hoch genug gewesen war. Diese Erhöhung bestand aus dem Bottom-Elektroden-Material, welches sich durch die  $TiO_2$ -Schicht hindurch bewegt hatte, was möglicherweise auf einen thermischen Effekt zurückführbar ist. Bei analog schaltenden Memristoren konnte solch eine Erhöhung nicht festgestellt werden. Schließlich konnten durch Fits ein Migrationsabstand von  $8 \text{ nm}$  (je nach Modell bis zur  $TiO_2$ -Dicke von  $33 \text{ nm}$ ) im analogen und  $16 \text{ nm}$  im digitalen Fall, eine Barrierenhöhe von  $44 \text{ meV}$  im analogen und  $4 \text{ meV}$  im digitalen Fall (wobei sich je nach Modell auch leicht höhere Werte bis  $78 \text{ meV}$  ergaben) und ein Pfaddurchmesser von  $8 \text{ nm}$  im analogen und  $4 \text{ nm}$  im digitalen Fall ermittelt werden. In einer Kooperation mit dem Polytechnikum Mailand wurden Simulationen zur Klärung der beobachteten Effekte durchgeführt. So konnten die Unterschiede zwischen analogem und digitalem Schaltverhalten auf unterschiedliche Aktivierungsenergien der Ionenmigration zurückgeführt werden ( $0,8 \text{ eV}$  beim digitalen und  $1,2 \text{ eV}$  beim analogen Schalten), was schließlich auch das beobachtete temperatur-induzierte Schalten erklären konnte.

## Abstract

A memristor in the present understanding is a double-pole circuit element which has two stable resistance states at least that can be adjusted via the previously applied voltage or impressed current. There are various possible mechanisms, how this switching between the states can work for this. Additionally, different electrical conduction mechanisms exist. Different memristors in form of titanium dioxide in between two electrodes were fabricated as part of this thesis. The electrodes were out of aluminium and / or platinum. Memristors which had only aluminium as electrode material showed primarily digital switching which exhibited an analogue post switching. The high resistance state (HRS) was in the single-digit  $k\Omega$  to  $M\Omega$  range, the low resistance state (LRS) at approx.  $40 \Omega$ , and a maximum of 151 cycles (sweeps) were possible until the circuit element failed. In case of memristors with aluminium as bottom electrode material, but platinum as top electrode material, there were two polarities; when the current was limited in positive direction, usually a digital switching behaviour turned out again, that was comparable to the Al/TiO<sub>2</sub>/Al memristors (whereby the voltage was applied at the top electrode at grounded bottom electrode). However, when the current was limited in negative direction, an analogue switching behaviour turned out whose resistance was adjustable via the level of the compliance current and the maximum applied positive voltage in between approx.  $149 \Omega$  and approx.  $4 k\Omega$  to  $24 k\Omega$ . In this case a number of 10000 stable sweeps could be realised and only beyond 500000 sweeps, the circuit element failed finally. In electrical measurements in which the temperature was increased from room temperature on, memristors which were set in HRS before often showed between  $40 \text{ }^\circ\text{C}$  and  $160 \text{ }^\circ\text{C}$  a switching into an LRS. This could not be observed at analogue switching memristors except in a single case. The LRS achieved this way was resettable again by applying an appropriate voltage. Additionally, at digital switching memristors a small hillock on the top electrode could be observed, if the previous current had been high enough. This hillock consisted of the bottom electrode material, which moved through the TiO<sub>2</sub> layer, which can possibly explained by a thermal effect. On analogue switching memristors such a hillock could not be found. Lastly, using fits a migration distance of 8 nm (depending on the model up to the TiO<sub>2</sub> thickness of 33 nm) in the analogue and 16 nm in the digital case, a barrier height of 44 meV in the analogue and 4 meV in the digital case (whereby depending on the model also slightly higher values up to 78 meV came out), and a path diameter of 8 nm in the analogue and 4 nm in the digital case could be determined. In a cooperation with the Polytechnic University of Milan simulations for the clarification of the observed effects were carried out. In this way, the differences between analogue and digital switching behaviour could be attributed to different activation energies of the ion migration (0.8 eV for the digital and 1.2 eV for the analogue switching), that finally could also explain the observed temperature-induced switching.

# Inhaltsverzeichnis

<b>Zusammenfassung</b>	<b>v</b>
<b>Abstract</b>	<b>vi</b>
<b>Inhaltsverzeichnis</b>	<b>vii</b>
<b>1. Einführung</b>	<b>1</b>
<b>2. Grundlagen</b>	<b>3</b>
2.1. Begriffsdefinition „Memristor“	3
2.2. Widerstands-Schaltmechanismen	4
2.2.1. Der Electrochemical-Metallization-Mechanismus – ECM	4
2.2.2. Der Valence-Change-Mechanismus – VCM	6
2.2.2.1. Mechanismus	6
2.2.2.2. Besonderheiten bei TiO <sub>2</sub>	8
2.2.3. Leitungsmechanismen	9
2.2.3.1. Schottky-Emission (Thermionische Emission)	9
2.2.3.2. Ohmsche Leitung	10
2.2.3.3. Poole-Frenkel-Emission (Frenkel-Poole-Emission)	11
2.2.3.4. Raumladungsbegrenzte Leitung (SCLC)	11
2.2.4. Arrhenius-Gleichung	12
2.2.5. Sonstige wichtige Mechanismen	13
2.3. Thermische Eigenschaften von Memristoren	14
2.4. Theoretische Verfahren der Modellierung	14
<b>3. Fabrikations- und elektrische Messtechnik</b>	<b>17</b>
3.1. Kathodenzerstäubung	17
3.1.1. Abscheidung von Metallen	17
3.1.2. Abscheidung von Oxiden	18
3.2. Analysemethoden	19
3.2.1. Lichtmikroskopie	19
3.2.1.1. Hellfeldmikroskopie	19
3.2.1.2. Dunkelfeldmikroskopie	20
3.2.1.3. Differentialinterferenzkontrast-Mikroskopie	20
3.2.2. Reflektometrie	20
3.2.3. Ellipsometrie	20
3.2.4. Röntgendiffraktometrie	21
3.2.5. Röntgenphotoelektronenspektroskopie	21

3.2.6.	Energiedispersive Röntgenspektroskopie . . . . .	21
3.2.7.	Rasterelektronenmikroskopie . . . . .	21
3.2.8.	Transmissionselektronenmikroskopie . . . . .	21
3.3.	Elektrische Messsysteme und -techniken . . . . .	22
3.3.1.	Waferprober: Strom-Spannungskennlinien . . . . .	22
3.3.2.	Aufbau für Temperaturmessungen . . . . .	22
3.3.2.1.	Aufbau für höhere Temperaturen . . . . .	23
3.3.2.2.	Aufbau für geregelte Temperaturen . . . . .	24
3.4.	Elektrische Teststrukturen . . . . .	27
3.4.1.	Kondensatoren . . . . .	27
3.4.2.	Van-der-Pauw-Strukturen . . . . .	27
<b>4.</b>	<b>Die untersuchten Systeme</b>	<b>29</b>
4.1.	Die verwendeten Oxide . . . . .	29
4.1.1.	Titandioxid vom metallischen Target . . . . .	29
4.1.2.	Titandioxid vom metallischen Target bei niedrigerem Druck . . .	33
4.1.3.	Titandioxid vom oxidischen Target . . . . .	34
4.2.	Hergestellte M-I-M-Strukturen . . . . .	35
4.2.1.	Die Vorversuchswafer . . . . .	35
4.2.2.	Der Wafer mit Oxid vom metallischen Target . . . . .	35
4.2.3.	Die Wafer mit Oxid vom metallischen Target bei niedrigeren Drücken . . . . .	38
4.2.4.	Die Wafer mit Oxid vom oxidischen Target . . . . .	41
<b>5.</b>	<b>Elektrische Charakterisierung des Schaltverhaltens</b>	<b>43</b>
5.1.	Einfluss der Elektrodenkombinationen . . . . .	43
5.1.1.	Die Al/TiO <sub>2</sub> /Cu-Teststrukturen . . . . .	43
5.1.2.	Die Al/TiO <sub>2</sub> /Al-Teststrukturen . . . . .	45
5.1.3.	Al/TiO <sub>2</sub> /Al-Memristoren . . . . .	46
5.1.3.1.	Die Strukturen mit Oxid vom metallischen Target . . .	46
5.1.3.2.	Die Strukturen mit Oxid vom metallischen Target bei niedrigerem Druck . . . . .	52
5.1.3.3.	Die Strukturen mit Oxid vom oxidischen Target . . . .	60
5.1.4.	Pt/TiO <sub>2</sub> /Al-Memristoren . . . . .	65
5.1.4.1.	Die Strukturen mit Oxid vom metallischen Target bei niedrigerem Druck . . . . .	65
5.1.4.2.	Die Strukturen mit Oxid vom oxidischen Target . . . .	79
5.1.5.	Pt/TiO <sub>2</sub> /Pt-Memristoren . . . . .	94
5.1.6.	Al/TiO <sub>2</sub> /Pt-Memristoren . . . . .	98
5.1.7.	Zusammenfassende Gegenüberstellung . . . . .	100
5.1.7.1.	Die Teststrukturen . . . . .	100
5.1.7.2.	Al/TiO <sub>2</sub> /Al-Memristoren . . . . .	100
5.1.7.3.	Pt/TiO <sub>2</sub> /Al-Memristoren . . . . .	102
5.1.7.4.	Pt/TiO <sub>2</sub> /Pt-Memristoren . . . . .	103
5.1.7.5.	Al/TiO <sub>2</sub> /Pt-Memristoren . . . . .	103



---

5.2.	Einfluss der Oxiddicke auf das Schaltverhalten . . . . .	104
5.2.1.	10 nm TiO <sub>2</sub> -Schichtdicke . . . . .	104
5.2.2.	25 nm TiO <sub>2</sub> -Schichtdicke . . . . .	104
5.2.3.	55 nm TiO <sub>2</sub> -Schichtdicke . . . . .	105
5.2.4.	70 nm TiO <sub>2</sub> -Schichtdicke . . . . .	107
5.2.5.	Einfluss der Oxiddicke auf die Widerstände . . . . .	108
5.2.6.	Einfluss der Oxiddicke auf die Forming-Spannungen . . . . .	109
5.3.	Einfluss der Haftschrift auf das Schaltverhalten . . . . .	111
<b>6.</b>	<b>Elektrische Charakterisierung unter Temperatur-Variation</b>	<b>115</b>
6.1.	Al/TiO <sub>2</sub> /Al-Memristoren . . . . .	115
6.1.1.	Die Strukturen mit Oxid vom metallischen Target . . . . .	115
6.1.2.	Die Strukturen mit Oxid vom metallischen Target bei niedrigerem Druck . . . . .	120
6.2.	Pt/TiO <sub>2</sub> /Al-Memristoren . . . . .	122
6.3.	Pt/TiO <sub>2</sub> /Pt-Memristoren . . . . .	132
6.4.	Zusammenfassende Gegenüberstellung . . . . .	133
<b>7.</b>	<b>Untersuchung und Diskussion der Schaltmechanismen</b>	<b>137</b>
7.1.	Stromabhängige, nicht-reversible Änderungen der Elektroden-Topographie	137
7.2.	Modellierung der elektrischen Leitung . . . . .	139
7.2.1.	Antragungen der gemessenen Kurven . . . . .	139
7.2.2.	Parameter der Poole-Frenkel-Emission . . . . .	143
7.2.3.	Parameter der Schottky-Emission . . . . .	144
7.2.4.	Parameter der Arrhenius-Gleichung . . . . .	144
7.3.	Simulation der elektrischen Schaltvorgänge . . . . .	145
7.4.	Simulation der thermischen Schaltvorgänge . . . . .	147
7.5.	Zusammenfassende Diskussion . . . . .	149
7.6.	Mögliche Ursachen für die unterschiedlichen Charakteristiken der ver- wendeten Titandioxidschichten . . . . .	151
<b>8.</b>	<b>Zusammenfassung und Ausblick</b>	<b>153</b>
<b>A.</b>	<b>Designs</b>	<b>157</b>
A.1.	Design der Wafer . . . . .	157
A.1.1.	Design der Testwafer . . . . .	157
A.1.2.	Design der Memristorwafer . . . . .	159
A.1.2.1.	Elemente der Memristorchips . . . . .	160
A.1.2.2.	Elemente der Testchips . . . . .	162
A.2.	Design der PCBs . . . . .	162
A.3.	Design der Schutzkappen . . . . .	164
<b>B.</b>	<b>Flowcharts</b>	<b>165</b>
B.1.	Die Testwafer . . . . .	165
B.2.	Die Wafer mit Oxid vom metallischen Target . . . . .	166

B.3. Die Wafer mit Oxid vom metallischen Target bei niedrigeren Drücken . .	166
B.4. Die Wafer mit Oxid vom oxidischen Target . . . . .	167
<b>Literaturverzeichnis</b>	<b>169</b>
<b>Danksagung</b>	<b>181</b>

# 1. Einführung

Memristoren, je nach Anwendung auch beispielsweise als (Redox-based) Resistive / Resistance (Switching) Random Access Memories (ReRAMs / RRAMs) bezeichnet [1–4], erfreuen sich seit vielen Jahren stark erhöhter Aufmerksamkeit in Forschung und Entwicklung; so wurden bis 2003 jährlich nur bis zu etwa 5 Veröffentlichungen dazu publiziert, 2010 waren es bereits ca. 465 und 2020 gab es ca. 2200 Veröffentlichungen zu diesem Thema.<sup>1</sup> Dies hat mehrere Gründe. Memristoren haben je nach Wahl der Materialien, Betriebsparameter etc. die Möglichkeit, klassische Flash-Speicher ersetzen zu können, da sie in deutlich kleinerem Maßstab herzustellen sind (als Crossbar Arrays mit einer Fläche von nur etwa  $4F^2$ , dreidimensional integriert sogar nur etwa  $4F^2/n$ , wobei  $F$  die minimale Strukturgröße und  $n$  die Anzahl der Memristoren übereinander sind) [3–6], bis zu einer hohen Anzahl von Schaltereignissen (mehr als  $10^{12}$ ) funktionieren [4, 7], extrem schnell sein können (Schaltzeiten von weniger als 1 ns) [4, 8, 9], sehr energiearm arbeiten können (mit weniger als 0,1 pJ pro Schaltereignis) [4, 10, 11] und (je nach Material- und Prozesswahl) BEOL-kompatibel<sup>2</sup> hergestellt werden können [3]. Zusätzlich gibt es weitere potentielle Anwendungsbereiche, wie logische Operationen mit Memristoren [1, 12, 13], neuromorphes Rechnen [1, 14–17], Physically unclonable functions [18–21] und neuartige Sensorik [22–33] (siehe dazu auch Abschnitt 2.3 auf Seite 14).

Auch wenn bereits viel an Memristoren erforscht und entwickelt wurde, gibt es noch viele unklare Mechanismen und möglicherweise unentdeckte Effekte, die weiter untersucht werden müssen (wie z. B. [33] oder die hier vorliegende Arbeit zeigen). Im Rahmen dieser Arbeit wurden an Memristoren unterschiedliche Effekte beobachtet und untersucht, die sich teilweise in der Literatur nicht oder nur unzureichend beschrieben fanden. Zum Einen wurden asymmetrische, auf Titandioxid basierte Memristoren mit unterschiedlichen Elektroden-Materialien untersucht und dabei polaritätsabhängig unterschiedliche Schaltcharakteristiken (Abschnitt 5) festgestellt. Zum Anderen konnte ein so ebenfalls in der Literatur noch nicht ausreichend beschriebener Schalteffekt rein durch Erhöhen der Temperatur festgestellt werden (Abschnitt 6), der ebenfalls polaritätsabhängig war, also davon abhängig war unter welcher Polarität die Memristoren zuvor betrieben wurden. Dabei wurden im Großen und Ganzen zwei

---

<sup>1</sup>Auf [www.scopus.com](http://www.scopus.com) wurde nach den Begriffen "resistive switching" OR "resistive random access mem\*" OR memrist\* gesucht und jährlich aufgeschlüsselt die Anzahl abgefragt. Auch wenn dies sicherlich nicht alle Veröffentlichungen auf diesem Gebiet widerspiegelt, lässt sich doch eindeutig die steigende Tendenz erkennen.

<sup>2</sup>BEOL(back end of line)-kompatibel heißt hier, dass sie in einem klassischen Silizium-Chip-Herstellungs-Prozess am Ende integriert werden können.

Hypothesen aufgestellt, nämlich, dass es sich je nach Polarität um unterschiedliche Mechanismen handeln müsse und dass der beobachtete Temperatur-Effekt auf einer Vorschädigung des Materials durch den elektrischen Betrieb des Memristors beruht (letzteres bereits von Reiser et al. in [33] vorgestellt). Beide Hypothesen konnten durch weitere Untersuchungen und Modellierungen<sup>3</sup> (Abschnitt 7) verifiziert werden.

Zunächst soll in dieser Arbeit eine Übersicht über Schaltmechanismen und Hintergründe gegeben werden (Abschnitt 2), dann sollen die Fabrikations- und elektrische Messtechnik vorgestellt werden (Abschnitt 3) und schließlich noch die Memristoren mit den bei unterschiedlichen Parametern erzeugten Titandioxiden erläutert werden (Abschnitt 4), bevor die bereits erwähnten Messungen (Abschnitt 5 und Abschnitt 6) mit den weiteren Untersuchungen und Schlussfolgerungen (Abschnitt 7) vorgestellt werden. Abschließend werden die Ergebnisse noch zusammengefasst (Abschnitt 8). Anhang A und Anhang B stellen ergänzend zu Abschnitt 4 die Designs der untersuchten Strukturen und die Flowcharts (also den Herstellungsprozess) vor.

Diese Arbeit entstand in enger Kooperation mit der Fraunhofer-Einrichtung für Mikrosysteme und Festkörper-Technologien EMFT und wurde teilweise vom Fraunhofer Leistungszentrum „Sichere Vernetzte Systeme“, sowie vom BMBF mit den Förderkennzeichen 16FMD01K, 16FMD02, 16FMD03 unterstützt. Die Teile der Arbeit, die von Prof. Daniele Ielmini und Alessandro Milozzi stammen, erhielten vom „European Union’s Horizon 2020 research and innovation program“ mit der Fördervereinbarung Nr. 899559 Unterstützung (vgl. [34]).

---

<sup>3</sup>Die Modellierungen wurden größtenteils im Rahmen einer Kooperation von Prof. Daniele Ielmini und Alessandro Milozzi vom Polytechnikum Mailand (Politecnico di Milano) durchgeführt.

## 2. Grundlagen

In diesem Kapitel soll ein kurzer Überblick über die Grundlagen dieser Arbeit gegeben werden.

### 2.1. Begriffsdefinition „Memristor“

Bevor die verschiedenen Mechanismen, die für diese Arbeit wichtig sind, erklärt werden, soll hier kurz auf den Begriff „Memristor“ eingegangen werden.

Das Wort „Memristor“ wurde hauptsächlich von L. O. Chua geprägt, der dieses neue Bauelement 1971 vorstellte [35]. Hierbei handelte es sich um das vierte Grundbauelement<sup>1</sup>, neben Widerstand, Spule und Kondensator. Die Motivation zur Postulierung dieses neuen Bauelements nahm Chua aus der Beziehung zwischen den fundamentalen Größen des elektrischen Stroms, nämlich der Spannung  $V$ , dem Strom  $I$ , der elektrischen Ladung  $q$  und dem magnetischen Fluss  $\varphi$ . Der Strom steht dabei über den Widerstand mit der Spannung (also  $R = \frac{V}{I}$ , bzw. differentiell  $R = \frac{dV}{dI}$ ) in Verbindung, die Spannung mit der Ladung über den Kondensator ( $C = \frac{q}{V}$ , bzw.  $C = \frac{dq}{dV}$ ) und der Strom mit dem Fluss über die Spule ( $L = \frac{\varphi}{I}$ , bzw.  $L = \frac{d\varphi}{dI}$ ). Nachdem die beiden Beziehungen  $V = \frac{d\varphi}{dt}$  und  $I = \frac{dq}{dt}$  trivial sind, fehlte nur noch eine Beziehung, nämlich die zwischen der Ladung und dem Fluss. Diese Verbindung postulierte er als  $M(q) = \frac{d\varphi(q)}{dq}$ , wobei auch  $M(q(t)) = \frac{V(t)}{I(t)}$  gilt. Daher ist die Einheit dieser „Memristanz“ (Chua nannte diese Größe „incremental memristance“ [35]), die gleiche wie die des Widerstands (also  $\Omega$ ). Der Begriff „Memristor“ soll dabei andeuten, dass es sich um einen Widerstand mit einer Art Gedächtnis handelt („**memory resistance**“ [37]).[35, 37, 38]

Dieses Konzept wurde später noch erweitert um beispielsweise die „Memkapazität“ („memcapacitor“ [37]) und die „Meminduktivität“ („meminductor“ [37]) und weitere Bauelemente.[37, 39]

Im Jahre 2008 wurde schließlich von D. B. Strukov et al. eine Arbeit veröffentlicht [40], in welcher beschrieben wurde, dass dieses theoretische Bauelement experimentell gefunden worden war.<sup>2</sup> Genaugenommen handelt es sich mehr um eine Zuordnung des

---

<sup>1</sup>Hierbei ist zu bemerken, dass z. B. I. Abraham [36] dem widerspricht, dass der Memristor ein Grundbauelement sei. Allerdings soll hier auf eine Diskussion, welche Gründe wofür sprechen, verzichtet werden, da in dieser Arbeit ohnehin nicht der postulierte Memristor untersucht wird.

<sup>2</sup>Auch hier ist zu bemerken, dass z. B. S. Vongehr und X. Meng [41] dem widersprechen, dass es sich bei dem in [40] vorgestellte Bauelement um das von Chua (und später auch von S. M. Kang) [35, 38]

bereits entdeckten Widerstandschaltens dünner Filme (vor Allem aus Oxiden oder organischem Material).[40, 42–47]<sup>3</sup>

Diese Zuordnung führte dazu, dass heutzutage oft Bauelemente, die auf dünnen Filmen basieren und dieses Schaltverhalten aufweisen, als Memristoren (bzw. memristors, memristive devices usw.) bezeichnet werden (wie z.B. in [48, 49], wobei sich, wie bereits erwähnt, auch alternative Bezeichnungen wie beispielsweise (redox-based) resistive/resistance random access memory (RRAM bzw. ReRAM) (wie z.B. in [2, 4, 50]) häufig finden.

In der hier vorliegenden Arbeit sollen Metall-Isolator-Metall (M-I-M)-Strukturen, die ein Schaltverhalten aufweisen, vereinfacht als Memristoren bezeichnet werden.

## 2.2. Widerstands-Schaltmechanismen

Eine sehr wichtige Frage bei schaltenden M-I-M-Strukturen ist natürlich der Grund des Schaltens. Dazu existiert eine Vielzahl von Mechanismen, die je nach Material-Kombination für das Widerstandsschalten verantwortlich sein können. Waser et al. [2] listen beispielsweise neun Mechanismen auf. Da für die hier untersuchten Memristoren nur wenige Mechanismen wahrscheinlich sind, sollen auch nur diese vorgestellt werden.<sup>4</sup>

### 2.2.1. Der Electrochemical-Metallization-Mechanismus – ECM

Ein häufiger Mechanismus ist Electrochemical Metallization oder kurz ECM (auch Conductive Bridging (CB) oder Programmable Metallization Cell (PMC) genannt [2]). Hierbei besteht der M-I-M-Stapel üblicherweise aus einer aktiven Elektrode (meist Silber oder Kupfer), einem Isolator oder Halbleiter (allgemein gesprochen einem Elektrolyt) und einer inerten Elektrode (z. B. Platin).[2, 4, 51, 52] Die exakte Materialzusammensetzung kann variieren – es gibt auch Stapel, die nicht diesem Schema gehorchen. Ein kleiner Überblick über Schichtstapel, denen möglicherweise ECM zugrunde liegt, findet sich z. B. in [4]. Hier soll nur das Grundprinzip erläutert werden. Abbildung 2.1 illustriert die Funktionsweise des ECMs.


Vor Anlegen einer elektrischen Spannung befindet sich das Bauelement (in dem in Abbildung 2.1 gezeigten Beispiel mit Silber als aktive obere, bzw. Top-Elektrode (TE) und einem inerten Metall als untere, bzw. Bottom-Elektrode (BE)) im initialen hochohmigen Widerstand. Wird nun an der TE eine positive Spannung gegenüber der BE

---

postulierte Bauelement handelt. Welche Gründe wofür sprechen, soll aber auch in diesem Punkt nicht in der hier vorliegenden Arbeit behandelt werden.

<sup>3</sup>Neben den hier genannten Zitaten existieren noch etliche weitere Beispiele, in denen das Schaltverhalten von Schichten, Metall-Isolator-Metall (M-I-M)-Strukturen o. Ä. vor 2008 behandelt wurde.

<sup>4</sup>Natürlich kann keine Garantie auf Vollständigkeit gegeben werden.



**Abbildung 2.1.: Illustration zur Funktionsweise des ECMs.** Links ist ein ungeformter Schichtaufbau zu sehen. Daneben ein Bauelement im HRS und wiederum daneben ein Bauelement im LRS. Rechts ist schemenhaft eine Kennlinie zu sehen, bei der zyklisch die Spannung verfahren wird (Spannung auf der Abszisse, Strom auf der Ordinate, die Pfeile illustrieren die zeitliche Entwicklung des Stroms). In positiver Spannungsrichtung ist dabei eine Strombegrenzung (CC) eingerichtet. Frei nach [2, 51, 53].

angelegt, so können die Metallatome der TE (um allgemein zu bleiben, sollen diese mit M bezeichnet werden) über [2]



$z$ -fach positiv ionisiert werden (daher wird diese Elektrode auch aktive Elektrode genannt, im Gegensatz zur inerten, die nicht oxidiert oder reduziert wird). Für Silber ist  $z$  beispielsweise 1, für Kupfer hingegen 1 oder 2.[52] Diese  $M^{z+}$ -Kationen migrieren schließlich zur BE (in diesem Fall), sammeln sich dort und bilden nach und nach leitfähige Pfade aus, indem die Kationen wieder über [2]



reduziert werden, bis einer der Pfade die TE berührt und damit einen Kurzschluss verursacht. Dieser Vorgang wird auch als Forming-Vorgang bezeichnet. Das Bauelement ist nun in einem niederohmigen Zustand, der üblicherweise Niederohmiger Zustand / Low Resistance State (LRS) oder ON-Zustand genannt wird (in dieser Arbeit soll der Begriff LRS verwendet werden). Wird nun eine negative Spannung an der TE angelegt (Reset-Vorgang), so werden die Atome des Pfades (teilweise) wieder ionisiert und zurück in Richtung TE gezogen, der Pfad löst sich auf (bzw. es entsteht ein Spalt) und das Bauelement befindet sich in einem hochohmigen Zustand, der üblicherweise Hochohmiger Zustand / High Resistance State (HRS) (oder OFF-Zustand) genannt wird. Wird nun wieder eine positive Spannung angelegt (Set-Vorgang), bildet sich wieder ein leitfähiger Pfad aus und das Bauelement ist wieder im LRS. Auf diese Weise kann der Widerstand je nach Polarität (und natürlich Höhe der anliegenden Spannung) erhöht oder erniedrigt werden (was oft digital, also diskret zwischen zwei Zuständen schaltend, erfolgt).[2]

Dieses Schalten wird üblicherweise noch durch die beim Stromfluss entstehende Stromwärme unterstützt, da am dünnsten, bzw. schwächsten Punkt des Pfades

dieser am wärmsten wird, was die Reduktion und die Oxidation der Pfad-Atome bevorzugt.[52, 54–56]

Hierbei ist zu beachten, dass auch das Pfad-Wachstum von der aktiven Elektrode aus beobachtet wurde. Auch ein Wachsen des Pfades von der Mitte her Richtung beider Elektroden konnte beobachtet werden.[4, 57, 58]

## 2.2.2. Der Valence-Change-Mechanismus – VCM


### 2.2.2.1. Mechanismus

Ein weiterer häufiger Mechanismus ist der Valence-Change-Mechanismus oder kurz VCM.

Hierbei entsteht ähnlich wie beim ECM beim Forming ein leitfähiger Pfad, allerdings besteht dieser nicht aus Metallatomen / -ionen einer Elektrode, sondern aus sauerstoffarmen Regionen des Oxids.

Es existieren mehrere Erklärungen, weshalb sauerstoffarme Regionen eines Oxids leitfähig sein können. So können beispielsweise Ladungsträger durch Fowler-Nordheim-Tunneln eingebracht und in den Fehlstellen (oder an anderen außergewöhnlichen Stellen) gefangen werden, was den Barrieren-Charakter des M-I-M-Stapels beeinflusst, was wiederum Einfluss auf den Leitwert hat.[2, 44] Auch, dass an Grenzflächen Ladungsträger gefangen werden, was wiederum die Schottky-Barrieren beeinflusst, ist denkbar.[2, 59, 60] Je nach Material ist es auch denkbar, dass das Einbringen von elektrischen Ladungen zu einem Isolator-Metall-Übergang führt.[2, 61, 62]

Abbildung 2.2 illustriert die Vorgänge eines so schaltenden Bauelements.




**Abbildung 2.2.: Illustration zur Funktionsweise des VCMs.** Links ist ein ungeformter Schichtaufbau zu sehen. Daneben ein Bauelement im HRS und wiederum daneben im LRS. Rechts ist schemenhaft eine Kennlinie zu sehen. Frei nach [51, 53].

Hierbei bewegt sich kein Elektrodenmaterial ins Oxid. Wenn ein unterstöchiometrisches Oxid vorliegt, können positiv geladene Sauerstofffehlstellen (üblicherweise in der Kröger-Vink-Notation [2, 63] als  $V_O^\bullet$  bezeichnet), bei Anlegen einer Spannung zur negativ (bzw. nicht positiv geladenen) Elektrode migrieren und dabei ebenfalls leitfähige





Pfade von der Kathode zur Anode ausbilden.[2, 52, 64]

Zusätzlich können über[2]



(wobei in dieser Bezeichnung  $\text{O}_\text{O}$  ein Sauerstoffatom auf einem normalen Gitterplatz,  $\text{O}_2(\text{g})$  gasförmigen Sauerstoff und  $e'$  ein Elektron bezeichnet) Sauerstofffehlstellen entstehen. Daneben gibt es noch weitere Mechanismen für die Entstehung von Sauerstofffehlstellen (s. z. B. [65]), auf die aber hier nicht eingegangen werden soll.[2, 52, 64] Sobald sich ein leitfähiger Pfad durch Sauerstofffehlstellen gebildet hat, kann dieser wieder durch unterschiedliche Vorzeichen der angelegten Spannung geöffnet und geschlossen werden. In Abbildung 2.2 wird unter einer positiven Spannung an der TE der Pfad zurückgedrückt, das Bauelement so in einen hochohmigen Zustand (HRS) gebracht und unter einer negativen Spannung angezogen und der Pfad so wieder geschlossen.[2, 52, 64]

Parallel hierzu existiert auch die Möglichkeit, dass nicht hauptsächlich Sauerstofffehlstellen das Schalten verursachen, sondern (in Titandioxid als Oxid) positiv geladene Titan-Ionen, die sich nicht auf den normalen Gitterplätzen befinden und sich beispielsweise via [64, 65]



bilden können. Hier steht analog zu Gleichung (2.3)  $\text{Ti}_{\text{Ti}}$  für ein Titan-Ion auf einem normalen Gitterplatz und  $\text{Ti}_\text{i}^{\bullet\bullet\bullet}$  für ein dreifach und  $\text{Ti}_\text{i}^{\bullet\bullet\bullet\bullet}$  für ein vierfach positiv geladenes Titan-Ion zwischen normalen Gitterplätzen.[64, 66]

Bei beiden Versionen entsteht bei der Bildung der leitenden Ionen gasförmiger Sauerstoff. Dies kann zu Schädigungen der TE und zu Gasaustritten führen. Da die Sauerstoff-Ionen negativ geladen sind, wird bei positiver Spannung an der TE die Sauerstoffkonzentration an der Oberfläche erhöht und damit auch die Anzahl an Sauerstoffblasen; bei negativer Spannung wird die Sauerstoffkonzentration an der BE erhöht. In [67] konnte sogar die Größe der Sauerstoffblasen an der TE durch die Höhe der Spannung und deren Dauer variiert werden. Umgekehrt ist natürlich auch die Konzentration der positiv geladenen Sauerstofffehlstellen abhängig von der Polarität: Eine negative Spannung an der TE führt zu einer höheren Konzentration von Sauerstofffehlstellen an dieser, eine positive Spannung an der TE hingegen drückt die Sauerstofffehlstellen zur BE. Mittels Mikroskopbildern und einer lateralen Anordnung von Platin-Elektroden auf Titanoxid konnten in [68, 69] sauerstofffehlstellen-reiche Regionen sogar beobachtet werden. [64, 67, 70, 71]

Entweicht der Sauerstoff nicht, sondern wird beispielsweise nahe oder in einer Elektrode eingelagert, so kann es zu einem Wechselspiel zwischen den negativ geladenen Sauerstoff-Ionen und den positiv geladenen Sauerstofffehlstellen kommen, was mit eine Ursache für unterschiedliche Schaltrichtungen sein könnte (je nachdem ob, bzw. wie

Sauerstofffehlstellen und Sauerstoff bzw. Sauerstoffionen interagieren).[1]

Die gerade vorgestellte Variante des VCMs beruht auf dem Schalten eines Pfades, was bedeutet, dass die Widerstände (bis auf kleine Abweichungen, z. B. durch Leckströme etc.) unabhängig von der Fläche des Memristors sind. Allerdings wurden auch Messungen durchgeführt, bei denen der LRS und der HRS flächenabhängig waren. So sanken beispielsweise in [72] und [73] die Widerstände mit steigender Elektrodenfläche, was darauf hindeuten könnte, dass hier die gesamte Elektrodenfläche für den Schalt-Vorgang in Verwendung ist. Dies tritt hauptsächlich dann auf, wenn eine Elektrode mit einem ohmschen Kontakt und die andere mit einem Schottky-Kontakt mit einem Halbleiter als Zwischenschicht verbunden ist.<sup>5</sup> Wenn sich die Schottky-Diode in Sperrrichtung befindet, findet der Reset-Vorgang statt und in Durchlassrichtung der Set-Vorgang – entgegengesetzt zu dem Verhalten bei einem leitfähigen Pfad.[2, 4, 74]

### 2.2.2.2. Besonderheiten bei $\text{TiO}_2$

Titandioxid ist als Isolator-, bzw. Halbleiter-Schicht besonders, da es sogenannte Magnéli-Phasen bilden kann. Magnéli-Phasen sind unterstöchiometrische Formen von Titanoxid der Form  $\text{Ti}_n\text{O}_{2n-1}$ , wobei  $n$  zwischen 4 und 9 (bzw. nach [75] zwischen 4 und 10) liegt. Dabei sind alle ganzzahligen  $n$  möglich, was für  $\text{TiO}_x$  rechnerisch ein  $x$  von ca. 1,750 ( $\text{Ti}_4\text{O}_7$ ), 1,800 ( $\text{Ti}_5\text{O}_9$ ), 1,833 ( $\text{Ti}_6\text{O}_{11}$ ), 1,857 ( $\text{Ti}_7\text{O}_{13}$ ), 1,875 ( $\text{Ti}_8\text{O}_{15}$ ) und 1,889 ( $\text{Ti}_9\text{O}_{17}$ ) (und 1,900 ( $\text{Ti}_{10}\text{O}_{19}$ )) ergibt.[75, 76]

Der VCM benötigt, wie soeben beschrieben Sauerstofffehlstellen als Ursache für leitfähige Pfade (oder Flächen). Wenn einem Titanoxid etwas Sauerstoff fehlt, dann ist dies per Definition unterstöchiometrisch. Daher könnten sich logisch betrachtet Magnéli-Phasen bei Titandioxid ausbilden, wenn es in einem VCM-Memristor verbaut ist. In der Tat konnten Kwon et al. [77] ein keilförmiges  $\text{Ti}_4\text{O}_7$  in einem Pt/ $\text{TiO}_2$ /Pt-Memristor feststellen und sogar zeigen, dass dieses deutlich leitfähiger ist als das stöchiometrische  $\text{TiO}_2$ . Bei Titandioxid als Isolator / Halbleiter und Platin als Top- und Bottom-Elektroden-Material können sich somit neben den beschriebenen Sauerstofffehlstellen oder Titan-Ionen außerhalb deren Gitterplätzen auch Magnéli-Phasen [77] ausbilden.[51, 77, 78]

Laut [79] könnte auch ein quasi-fester Teil des leitfähigen Pfades aus  $\text{Ti}_4\text{O}_7$  bestehen, während dann für das Schalten an sich nur noch Sauerstofffehlstellen verantwortlich wären (die keine Magnéli-Phasen ausbilden).

Ähnlich wie bei ECM, dürfte auch bei VCM ein wichtiger Punkt die entstehende Stromwärme sein. So wurde in [80] das Elektrodenmaterial (Gold) dadurch sogar so warm, dass es punktuell schmolz.[53]

Zusätzlich konnte bei [81] aber auch ein Platin-Kurzschluss bei lateralen Pt/ $\text{TiO}_2$ /Pt-Memristoren beobachtet werden. Es existieren also viele Mechanismen, die für das

<sup>5</sup>Hier ist zu bemerken, dass auch Titandioxid als n-Typ-Halbleiter angesehen werden kann.[2]

Schalten bei Titandioxid verantwortlich sein können.

Kristallines  $\text{TiO}_2$  kann in mehreren Phasen vorkommen, wobei die drei bedeutendsten Anatas, Rutil und Brookit sind. Die effektiven Massen sind in Anatas ca.  $0,09m_0$  für Elektronen und  $0,2m_0$  für Löcher, in Rutil ca.  $0,09m_0$  für Elektronen und  $0,6m_0$  für Löcher und in Brookit ca.  $1,5m_0$  für Elektronen und  $0,4m_0$  für Löcher.<sup>6</sup>[82]

Da das in dieser Arbeit verwendete Titandioxid aller Wahrscheinlichkeit nach amorph vorliegt, soll auf eine detaillierte Behandlung der Phasen verzichtet werden.

### 2.2.3. Leitungsmechanismen

Bei ECM und VCM existiert eine Vielzahl an möglichen Leitungsmechanismen<sup>7</sup>. Beispielsweise listen Lim und Ismail [83] zehn mögliche Mechanismen auf, die für die elektrische Leitung verantwortlich sein können. Der Übersichtlichkeit halber sollen hier allerdings nur vier besonders wichtige davon vorgestellt werden.<sup>8</sup>

#### 2.2.3.1. Schottky-Emission (Thermionische Emission)

Ein möglicher Mechanismus für die elektrische Leitung an einem Metall-Halbleiter-Übergang ist die Schottky-Emission, bei der sich die Ladungsträger über die Barriere bewegen (weshalb hier auch nur die Barrierenhöhe und nicht die genaue Form von Bedeutung sind).[84] Der Strom kann bei dieser Form der Leitung über[85]

$$I = AA^*T^2 e^{-\frac{q}{kT}(\phi_B - \sqrt{\frac{qE}{4\pi\epsilon_r\epsilon_0}})} \quad (2.6)$$

beschrieben werden, wobei  $A$  die Fläche, über die der Strom fließt,  $A^* = \frac{4\pi q k^2 m^*}{h^3}$  die effektive Richardson-Konstante (wobei hier eine isotrope effektive Masse angenommen wurde),  $T$  die Temperatur,  $q$  die Einheitsladung,  $k$  die Boltzmann-Konstante,  $q\phi_B$  die Barrierenhöhe ( $q\phi_B$  besitzt eine Energie-Einheit, z. B. eV)<sup>9</sup>,  $E$  das elektrische Feld,  $\epsilon_{r,o}$  die optische relative Permittivität,  $\epsilon_0$  die elektrische Feldkonstante,  $m^*$  die effektive Masse eines Elektrons und  $h$  das Plancksche Wirkungsquantum sind. Hierbei ist zu betonen, dass es sich bei  $\epsilon_{r,o}$  nicht um die statische (also bei niedrigen Frequenzen) relative Permittivität (die hier  $\epsilon_r$  genannt werden soll), sondern um die optische (bei entsprechend hohen Frequenzen), also dynamische, handelt, für die bei transparenten

<sup>6</sup>Table 2 in [82] hat dabei durch parabelförmige Anpassungen an die entsprechenden Bänder verschiedene Werte extrahiert. Hier sind nur die Mittelwerte auf eine Nachkommastelle, bzw. eine gültige Ziffer (für den Fall  $0,09m_0$ ) gerundet angegeben.

<sup>7</sup>Hier sollen nicht, wie gerade beschrieben die Mechanismen, die für das Schaltverhalten zuständig sind, behandelt werden, sondern die, die für die elektrische Leitfähigkeit verantwortlich sind. HRS und LRS sind dabei an sich unabhängig voneinander zu behandeln.

<sup>8</sup>Natürlich können auch andere Mechanismen, wie beispielsweise Tunnel- oder Hopping-Phänomene auftreten. Table 1 in [83] gibt einen guten Überblick über die Abhängigkeiten zwischen elektrischem Feld und Temperatur und der einzelnen Modelle, sowie über die entsprechenden Formeln.

<sup>9</sup> $\phi_B$  hat also als Einheit eine Potential-Einheit, wie beispielsweise V.

Materialien näherungsweise  $\varepsilon_{r,o} \approx n^2$ , mit dem Brechungsindex  $n$ , gilt.[84–87]

Dieser Mechanismus passte beispielsweise in [86] und in [88] relativ gut zu den gemessenen Daten.

Unter der Annahme / Näherung von  $E = \frac{V}{d}$ , wobei  $V$  die Spannung und  $d$  die Schichtdicke ist, kann Gleichung (2.6) so umgeformt werden, dass

$$I = AA^*T^2 e^{-\frac{q}{kT} \left( \phi_B - \sqrt{\frac{qV}{4\pi\varepsilon_{r,o}\varepsilon_0 d}} \right)} \Rightarrow \ln(I) = \ln(AA^*T^2) - \frac{q\phi_B}{kT} + \frac{q\sqrt{q}}{kT\sqrt{4\pi\varepsilon_{r,o}\varepsilon_0 d}} \sqrt{V}, \quad (2.7)$$

gilt und damit  $\ln(I)$  gegen  $\sqrt{V}$  angetragen eine Gerade mit dem Ordinatenabschnitt  $\ln(AA^*T^2) - \frac{q\phi_B}{kT}$  und der Steigung  $\frac{q\sqrt{q}}{kT\sqrt{4\pi\varepsilon_{r,o}\varepsilon_0 d}}$  ergibt (siehe auch z. B. [86]). Alternativ lässt sich Gleichung (2.7) auch zu

$$\ln\left(\frac{I}{T^2}\right) = \ln(AA^*) - \frac{q}{k} \left( \phi_B - \sqrt{\frac{qV}{4\pi\varepsilon_{r,o}\varepsilon_0 d}} \right) \frac{1}{T} \quad (2.8)$$

umformen, sodass sich für  $\ln\left(\frac{I}{T^2}\right)$  angetragen gegen  $\frac{1}{T}$  ebenfalls eine Gerade ergibt, nur mit  $\ln(AA^*)$  als Ordinatenabschnitt und  $-\frac{q}{k} \left( \phi_B - \sqrt{\frac{qV}{4\pi\varepsilon_{r,o}\varepsilon_0 d}} \right)$  als Steigung (wobei darauf zu achten ist, dass schon alleine beispielsweise  $A^*$  durch  $m^*$  eigentlich temperaturabhängig sein kann<sup>10</sup>). In beiden Fällen sollten natürlich die jeweils anderen Größen konstant gehalten werden (also vor Allem in Gleichung (2.7) die Temperatur und in Gleichung (2.8) die Spannung), um die Antragungen so sinnvoll auswerten zu können.

### 2.2.3.2. Ohmsche Leitung

Wenn sich im Leitungsband des Isolators / Halbleiters Elektronen befinden (auch wenn es nur wenige sind, die z. B. durch thermische Anregung dorthin angehoben werden), so können diese zu einem Stromfluss beitragen, der[83, 85]

$$I = Aq\mu N_L E e^{-\frac{E_L - E_F}{kT}} \quad (2.9)$$

gehört, wobei  $\mu$  die Beweglichkeit / Mobilität der Elektronen,  $N_L$  die effektive Zustandsdichte im Leitungsband,  $E_L$  das Leitungsbandniveau und  $E_F$  das Fermienergie ist. Mit der Näherung  $E = \frac{V}{d}$  ergibt sich eine lineare Abhängigkeit des Stroms von der Spannung oder anders ausgedrückt ein konstanter Widerstand.[83, 85]

Auch wenn es Gleichung (2.9) nahe legt, gilt  $I(T) \propto V e^{-\frac{\alpha}{T}}$ , wobei  $\alpha$  eine Konstante ist, nur bedingt, da streng genommen sowohl  $N_L$ , als auch  $\mu$  temperaturabhängig sind ( $N_L \propto T^{\frac{3}{2}}$  und  $\mu \propto T^{-\frac{1}{2}}$ , also zusammen  $N_L \mu \propto T$ , vorausgesetzt, die effektive Masse und alle weiteren Größen können als temperaturunabhängig angenommen

<sup>10</sup>Vergleiche z. B. Temperaturabhängigkeit von  $m^*$  in Silizium in [89].

werden).[84] Allerdings liefern entsprechende Antragnungen (beispielsweise  $\ln I \left(\frac{1}{T}\right)$ ) z. B. in [90] oftmals fast lineare Ergebnisse. Mathematisch lässt sich dies leicht nachvollziehen, wenn die Größenordnungen in  $I \propto T e^{-\frac{\alpha}{T}} \Rightarrow \ln(I) = \beta + \ln(T) - \frac{\alpha}{T}$  ( $\beta$  ist eine Konstante) betrachtet werden:  $\alpha = \frac{E_L - E_F}{k}$  liegt im Bereich von ca.  $6 \cdot 10^3$  K.<sup>11</sup> Wenn nun z. B. die Temperatur zwischen 300 K und 400 K variiert wird, so ist der Unterschied durch  $\ln(T)$  etwa  $\ln\left(\frac{400 \text{ K}}{300 \text{ K}}\right) \approx 0,3$ , wohingegen der Unterschied von  $\frac{\alpha}{T}$  bei  $\alpha \left(\frac{1}{300 \text{ K}} - \frac{1}{400 \text{ K}}\right) \approx 5$ , also deutlich größer ist, was vermutlich der Grund ist, weshalb  $\ln(T)$  oftmals vernachlässigt wird.

Diese Beobachtung spiegelt sich auch in der Arrhenius-Gleichung wider, die kurz in Abschnitt 2.2.4 behandelt wird.

### 2.2.3.3. Poole-Frenkel-Emission (Frenkel-Poole-Emission)

Werden Elektronen aus Fallenzuständen in das Leitungsband gehoben, so ergibt sich die Poole-Frenkel-Emission, die [85, 93]

$$I = Aq\mu N_L E e^{-\frac{q}{rkT} \left( \phi_B - \sqrt{\frac{qE}{\pi\epsilon_r\epsilon_0}} \right)} \quad (2.10)$$

gehört.  $r$  ist ein Faktor zwischen 1 und 2, der von der Fermienergie-Position im Isolator (und zwar davon, ob sich dieses unterhalb oder oberhalb des Fallenniveaus befindet) abhängt.[93–95] Auch diese Formel kann wieder so dargestellt werden, dass sich graphisch Geraden ergeben (siehe z. B. [93]), wobei wieder  $E = \frac{V}{d}$  angenommen werden soll:

$$\ln\left(\frac{I}{V}\right) = \ln(Aq\mu N_L) - \ln(d) - \frac{q\phi_B}{rkT} + \frac{q\sqrt{q}}{rkT\sqrt{\pi\epsilon_r\epsilon_0d}}\sqrt{V} \quad (2.11)$$

und

$$\ln\left(\frac{I}{V}\right) = \ln(Aq\mu N_L) - \ln(d) - \frac{q}{rk} \left( \phi_B - \sqrt{\frac{qV}{\pi\epsilon_r\epsilon_0d}} \right) \frac{1}{T}, \quad (2.12)$$

wodurch sich in den Antragnungen  $\sqrt{V}$  gegen  $\ln\left(\frac{I}{V}\right)$  und  $\frac{1}{T}$  gegen  $\ln\left(\frac{I}{V}\right)$  Geraden ergeben sollten (wobei auch hier wieder zu beachten ist, dass streng genommen auch hier  $\mu N_L \propto T$  temperaturabhängig ist – s. z. B. [84]).

### 2.2.3.4. Raumladungsbegrenzte Leitung (SCLC)

Bildet sich eine Raumladungszone aus, so kann dies zu einer raumladungsbegrenzten Leitung (Space-Charge-Limited Conduction – SCLC) führen. Diese besteht aus mehreren Abschnitten: Zunächst liegt eine lineare  $I(V)$ -Abhängigkeit der Form [85]

$$I = \frac{Aqn_0\mu}{d} V \quad (2.13)$$

<sup>11</sup>Hier wurde zur Abschätzung Titandioxid mit einem Bandabstand von ca. 3,3 eV [91] und einem Abstand vom Fermienergie zum Valenzband von ca. 2,8 eV [92] verwendet, was  $E_L - E_F \approx 0,5$  eV ergibt.

vor, wobei  $n_0$  die Freie-Ladungsträger-Konzentration ist. Bei  $V = \frac{8qn_0d^2}{9\varepsilon_r\theta}$ , wobei  $\varepsilon_r$  die statische relative Permittivität und  $\theta$  das Verhältnis der Dichten von freien zu allen Ladungsträgern ist, geht  $I(V)$  in eine quadratische Abhängigkeit der Form[85]

$$I = \frac{9A\mu\varepsilon_r\theta}{8d^3}V^2 \quad (2.14)$$

über. Bei  $V = \frac{qN_t d^2}{2\varepsilon_r}$ , wobei  $N_t$  die Fallendichte ist, springt, wenn die Anzahl der eingebrachten Ladungsträger höher als die Dotierstoffkonzentration, sowie das Ladungsträgergleichgewicht wird[84], die Kurve auf[85]

$$I = \frac{9A\mu\varepsilon_r}{8d^3}V^2. \quad (2.15)$$

Dieser letzte Fall wird auch Childs Gesetz („Child’s law“ [85]) genannt.[85]

Durch eine doppelt logarithmische Auftragung ergibt sich also zunächst eine Gerade der Steigung 1 und dann eine der Steigung 2 (wobei bei  $V = \frac{qN_t d^2}{2\varepsilon_r}$  ein Sprung ist).[85]

#### 2.2.4. Arrhenius-Gleichung

Wie bereits angedeutet, verhält sich der Strom in Halbleitern abhängig von der Temperatur oftmals in guter Näherung wie[96]

$$I = \frac{V}{R_0}e^{-\frac{E_{AC}}{kT}} \Leftrightarrow R = R_0e^{\frac{E_{AC}}{kT}}, \quad (2.16)$$

wobei  $R_0$  eine Konstante und  $E_{AC}$  die Aktivierungsenergie für die elektrische Leitung ist. Die Aktivierungsenergie ist die Energiedifferenz zwischen dem Fermi-niveau und der Kante des für die Leitung verantwortlichen Bands.[96]

In der Tat ist hier eine große Ähnlichkeit zu Gleichung (2.9) vorhanden.

Durch die Arrhenius Gleichung kann so mittels einer Antragung von z. B.  $\ln(R)$  gegen  $\frac{1}{T}$  aus der Steigung sofort die Aktivierungsenergie ermittelt werden:

$$\ln(R) = \ln(R_0) + \frac{E_{AC}}{k} \cdot \frac{1}{T}, \quad (2.17)$$

wobei die Steigung mit  $k$  multipliziert  $E_{AC}$  ergibt. Dies führt (bei dieser Antragung, wobei natürlich auch andere möglich sind) zu einer positiven Steigung und einer positiven Aktivierungsenergie. Metalle verhalten sich hier hingegen genau umgekehrt wie Halbleiter, es würde sich also eine negative Steigung mit einer negativen Aktivierungsenergie ergeben, weswegen diese Formel für Metalle nur bedingt Sinn ergibt. Bei Memristoren können (je nach Memristor) bei hohen Widerständen positive und bei niedrigen Widerständen negative Steigungen beobachtet werden.[96]

### 2.2.5. Sonstige wichtige Mechanismen

Bei solch komplex funktionierenden Systemen können natürlich noch eine Vielzahl weiterer Mechanismen und Effekte vorliegen, bzw. auftreten. Hier sind beispielsweise der Thermochemical-Mechanismus (TCM), Phase-Change-Memories (PCM), die Elektromigration und natürlich die thermische Ausdehnung zu nennen.

Der TCM ist dabei eine weitere Möglichkeit, wie leitfähige Pfade erzeugt werden können und schalten können. Hierbei spaltet sich das Oxid thermisch durch die Stromwärme auf und bildet so einen (s. z. B. [97, 98]) oder mehrere (s. z. B. [99, 100]) leitfähige Pfade aus. Beim Reset-Prozess schmelzen die leitfähigen Pfade (z. B. bei einer niedrigeren Spannung als beim Setvorgang). Dieses Verhalten ist (nachdem dieser Mechanismus über die Wärmeentwicklung funktioniert) unabhängig von der Richtung der angelegten Spannung, sondern nur abhängig von deren Höhe (dies wird auch unipolares Schalten genannt, das Gegenstück dazu wäre dann das bipolare Schalten).[2, 4]

Auch bei Pt/TiO<sub>2</sub>/Pt-Schichtsystemen konnte solch ein Schaltverhalten beobachtet werden.[4, 101, 102].

An dieser Stelle soll auch erwähnt werden, dass mit einigen Materialien (meist Zusammensetzungen aus Germanium, Tellur und / oder Antimon) sogenannte Phase-Change-Memories (PCM) hergestellt werden können. Hierbei führt die Stromwärme zu einer (lokalen) Phasenänderung von amorph (hochohmig) zu kristallin (niederohmig). Wird die Spannung anschließend nur bis zu einem bestimmten Punkt gefahren, so bleibt auch beim Herunterfahren der Spannung das Material kristallin. Wird die Spannung hingegen hoch genug gefahren, so dass das Material lokal schmilzt, so ändert sich beim Herunterfahren der Spannung die Phase zu amorph und das Bauteil wird wieder hochohmig.[52]

Neben der beschriebenen Migration von Ionen aus einer Elektrode beim ECM können sich auch Cluster (z. B. aus Silber) in das Oxid bewegen.[53, 103, 104] Je nach Elektroden-Material kann dieses auch an der Grenzfläche oxidieren; dieses Oxid kann sowohl leitfähig als auch isolierend sein.[53, 104–107]

Ein weiterer denkbarer Effekt könnte Elektromigration sein, die beispielsweise bei Aluminium auftritt. Dabei werden (vor Allem bei höheren Strömen) thermisch angeregte, in diesem Beispiel positiv geladene Metall-Ionen, sowohl vom elektrischen Feld zum negativen Pol, als auch durch Stöße mit den Elektronen durch Impulsübertragung zum positiven Pol bewegt. Wenn die Kraft des „Elektronenwindes“ („electron wind“ [108]) stärker ist als die des elektrischen Feldes, bewegen sich die Metall-Ionen nach und nach zum positiven Pol.[108, 109]

Ein ebenfalls unter Umständen relevanter Effekt kann die thermische Ausdehnung sein. Da sich bekanntermaßen unterschiedliche Stoffe unterschiedlich ausdehnen, könnte

dies bei generellen Temperatur-Veränderungen, aber auch beim Erhitzen durch die Stromwärme, eine Rolle spielen.

Bei Elektrodenmaterialien, deren Gibbs-Energie zur Bildung ihres Oxids niedriger ist als die zur Bildung des verwendeten Memristor-Oxids (wie beispielsweise im Fall von Aluminium-Elektroden auf  $\text{TiO}_2$  [64, 110]), kann sich eine zusätzliche Aluminiumoxid-schicht zwischen der jeweiligen Aluminium-Elektrode und dem Memristor-Oxid ausbilden, bzw. mehr Sauerstoff an den Grenzflächen vorhanden sein, der spannungsabhängig auch schalten kann (siehe z. B. [111, 112]).[33] Zusätzlich kann das Oxidieren der Elektrode auch abhängig von der angelegten Spannung sein.[113]

### 2.3. Thermische Eigenschaften von Memristoren

Die Untersuchung von Memristoren bezüglich deren Reaktion auf Umweltfaktoren wie Gaskonzentrationen (siehe z. B. [22–24]), Druck (siehe z. B. [25], wobei hier ein spezieller drucksensitiver Aufbau verwendet wurde), elektromagnetische Wellen (siehe z. B. [26–30]), Stoffkonzentrationen in Flüssigkeiten (siehe z. B. [31, 32]) etc. eröffnet dabei ein weiteres äußerst interessantes Forschungsfeld und die Möglichkeit, neuartige Sensoren zu entwickeln. Eine weitere Größe, die untersucht werden kann, ist dabei die Temperatur. So ist es durchaus wohl bekannt, dass die Temperatur eines Memristors ein essentieller Faktor sein kann, der bestimmt, wann der Widerstand schaltet. Raffone und Cicero [114] simulierten beispielsweise die Temperaturentwicklung nach einem Spannungspuls und zeigten so, dass erst bei einer gewissen Temperatur der Widerstand vom HRS in den LRS schaltet. Auch auf die Relaxationszeit bei Pulsen hat die Temperatur (ähnlich wie die Spannung) einen deutlichen Einfluss.[115]. Zhang et al. beobachteten sogar nach ca. dreieinhalb Stunden bei einer Temperatur von  $125\text{ °C}$  und einer Auslesespannung von  $-0,2\text{ V}$  ein plötzliches Schalten von einem hoch- in einen niederohmigen Zustand eines auf Titandioxid basierten Memristors.[33]

Diesem letzteren Effekt soll in der hier vorliegenden Arbeit eine erhöhte Aufmerksamkeit gewidmet werden und weiter untersucht werden.

### 2.4. Theoretische Verfahren der Modellierung

In Abschnitt 7 werden zum besseren Verständnis der beobachteten Effekte Simulationen von Alessandro Milozzi und Daniele Ielmini vom Polytechnikum Mailand vorgestellt. Wie diese Simulationen durchgeführt wurden, soll in diesem Abschnitt kurz umrissen werden. Die Ausführungen dieses Abschnittes basieren auf persönliche Informationen von Milozzi und Ielmini, sowie auf [116] und Informationen, die auf der ESSCIRC 2022 in Mailand vorgestellt wurden und auch entsprechend als Proceeding Paper veröffentlicht wurden [34]. Hierbei ist zu beachten, dass in der älteren Veröffentlichung [116] eine homogen verteilte Diffusion angenommen wurde. Mit dieser konnten jedoch die hier beobachteten temperatur-induzierten Schalteffekte (siehe Abschnitt 6) nicht



erklärt werden (Daniele Ielmini, persönliche Mitteilung). Daher wurde eine inhomogene Diffusionskonstante, die abhängig davon ist ob die Defekte in radialer oder in z-Richtung diffundieren, eingeführt.[34]

Die Migration der Defekte (hier ist zunächst nicht weiter spezifiziert, um welche Defekte es sich konkret handelt), die für das Schaltverhalten der Memristoren zuständig sind, wurde mit einer Finite-Elemente-Methode untersucht. Dabei wurde vereinfachend zunächst ein zylindrischer Pfad angenommen. Die Annahme eines rotationssymmetrischen Pfades reduziert ein eigentlich dreidimensionales Problem derart, dass in einer zweidimensionalen Fläche gerechnet werden kann.[34, 116]

Die Migration der Defekte kann über die Drift-Diffusions-Gleichung[34, 116]

$$\frac{\partial n_d}{\partial t} = \nabla (D_{n_d} \nabla n_d - \mu_{n_d} E n_d) \quad (2.18)$$

beschrieben werden. Hier bezeichnet  $n_d$  die Defektkonzentration,  $\mu_{n_d} = \frac{qD_{n_d}}{kT}$  die Beweglichkeit / Mobilität die Defekte,  $k$  die Boltzmann-Konstante,  $T$  die Temperatur und  $E = -\nabla\psi$  das lokale elektrische Feld (mit  $\psi$  dem lokalen elektrostatischen Potential). Die Diffusionskonstante  $D_{n_d}$  wird dabei durch[34, 116]

$$D_{n_d} = D_{n_d,0} e^{-\frac{E_a}{kT}} \quad (2.19)$$

beschrieben, wobei  $E_a$  die Aktivierungsenergie der Ionenbewegung (nicht der Elektronen) ist.  $D_{n_d,0}$  ist, wie bereits beschrieben, richtungsabhängig: In radialer Richtung wird  $D_{n_d,0}$  mit  $D_{n_d,0,rr}$  und in z-Richtung mit  $D_{n_d,0,zz}$  bezeichnet.[34, 116]

Weiterhin wird eine ortsunabhängig konstante Stromdichte, also  $\nabla J = 0$ , angenommen, welche über[34]

$$J = -\sigma \nabla V \quad (2.20)$$

mit der elektrischen Leitfähigkeit  $\sigma$  und der Spannung (bzw. dem Potential)  $V$  verknüpft ist. Für die Leitfähigkeit gilt[34, 116]

$$\sigma = \sigma_0 e^{-\frac{E_{AC}}{kT}}, \quad (2.21)$$

wobei  $\sigma_0$  ein Vorfaktor und  $E_{AC}$  die Aktivierungsenergie der elektrischen Leitung (hier nicht mit  $E_a$ , der Aktivierungsenergie der Ionen, zu verwechseln) ist.

Schließlich gilt noch[116]

$$k_{th} = k_{th,0} (1 + \lambda(T - T_0)) \quad (2.22)$$

mit der temperaturabhängigen Wärmeleitfähigkeit  $k_{th}$ , der Wärmeleitfähigkeit bei einer bestimmten Temperatur  $T_0$  (z. B. 300 K)  $k_{th,0}$  und dem dazugehörigen Temperaturkoeffizienten dieser linearen Näherung  $\lambda$ . Über[34, 116]

$$-\nabla k_{th} \nabla T = \sigma |\nabla V|^2 \quad (2.23)$$

ist die Wärmeleitfähigkeit mit der elektrischen Leitfähigkeit und der Spannung verknüpft.[34, 116]

## 3. Fabrikations- und elektrische Messtechnik

In diesem Kapitel soll kurz eine Übersicht über die in dieser Arbeit verwendete Kathodenzerstäubungs(Sputter)-Technik, eine kurze Übersicht über die verwendeten Analysemethoden, sowie über die hier verwendeten Aufbauten und elektrischen Messtechniken gegeben werden.


### 3.1. Kathodenzerstäubung

In der Festkörper-, bzw. Halbleiterforschung werden eine Vielzahl an unterschiedlichen Depositionstechniken verwendet, um beispielsweise Metalle oder Oxide auf Proben oder genereller Substrate aufzubringen. Eine häufig verwendete Methode ist dabei die sogenannte Kathodenzerstäubung, oft auch Sputtern genannt. Diese Technik hat sich beispielsweise in der Siliziumtechnologie vorrangig etabliert.[117] Nachdem die in dieser Arbeit untersuchten Schichten mittels Sputtern bei unterschiedlichen Parametern aufgebracht wurden, soll in diesem Abschnitt ein kurzer Überblick über diese Technik gegeben werden. Die Informationen dieses Abschnitts entstammen [117–119], sowie eigenen Erfahrungen.

#### 3.1.1. Abscheidung von Metallen

Abbildung 3.1 zeigt schematisch, wie das Sputterverfahren funktioniert.

In eine Vakuumkammer wird ein Gas (üblicherweise Argon) eingeleitet und damit ein gewisser Druck eingestellt. In dieser Kammer befindet sich das Substrat und mind. ein Target, welches aus dem Material besteht, das auf dem Substrat (das sich gegenüber des Targets befindet) abgeschieden werden soll. Das Substrat kann dabei statisch sein, rotieren oder auch auf einer Bahn verfahren werden, wodurch die Homogenität der abgeschiedenen Schicht erhöht werden kann. Dann wird ein Plasma mit einer Spannung zwischen Target und Substrat gezündet. Die Spannung kann dabei Gleich- oder Wechselspannung (dann wird zusätzlich mind. ein Anpassungsnetzwerk benötigt) sein, wobei auch Gleichspannungen mit Pulsen (pulsed DC) existieren. Dabei bildet sich eine Spannung zwischen Plasma und Target aus, die dazu führt, dass Argonionen auf das Target schießen und dort Atome bzw. Moleküle herausschlagen, die sich dann auf dem Substrat ablagern. Die hierfür nötige Spannung ergibt sich letztendlich dadurch, dass die Flächen der Elektroden entsprechend asymmetrisch designt werden,



**Abbildung 3.1.: Funktionsweise des Sputterverfahrens.** Unterhalb eines Targets wird ein Plasma (üblicherweise aus Argon) gezündet, dessen Ionen (rot mit „+“-Symbol) auf das Target beschleunigt werden (in dem hier gezeigten Fall durch Magnete kontrolliert) und dort Teilchen heraus schlagen (hier blau), die sich auf das sich darunter befindende Substrat abscheiden. Frei nach [117–119].

bzw. eine Elektrode (das Substrat) elektrisch mit dem Gehäuse verbunden wird. Dabei fällt vor der Elektrode mit der kleineren Fläche (dem Target) mehr Spannung ab, als vor der mit der größeren Fläche (dem Substrat mit z. B. dem Gehäuse).[117–119]

Der große Vorteil (der gleichzeitig in einigen Fällen auch wieder ein Nachteil sein kann) ist dabei, dass sich die herausgeschlagenen Atome in quasi alle Richtungen ausbreiten und nicht nur senkrecht zum Substrat. Dadurch können auch Kantenbedeckungen auf dem Substrat erreicht werden, die z. B. mit Aufdampfen nicht so leicht erreichbar sind. Die Winkelverteilung ist in etwa cosinusförmig.[117] Um die Ionen, die auf das Target treffen, besser steuern zu können, kann ein Magnetron verwendet werden (Magnetron-Sputtern), welches aus Magneten besteht, die sich hinter dem Target befinden (wodurch die Elektronen vor dem Target auf einer Ring-Bahn gehalten werden), wie auch in Abbildung 3.1 schematisch dargestellt. Das Magnetron-Sputtern erzeugt meist hochwertigere Schichten und höhere Abscheidungsraten, allerdings führt der gerichtete Ionenstrom auch dazu, dass nur an bestimmten Bahnen vom Target das Material herausgeschlagen wird, wodurch viel Material ungenutzt bleibt. Dieser Effekt kann aber minimiert werden, wenn die Magnete entsprechend bewegt werden.[117, 118]

### 3.1.2. Abscheidung von Oxiden

Mit der soeben beschriebenen Technik können sowohl Metalle als auch zusammengesetzte Stoffe, wie beispielsweise Oxide, abgeschieden werden, wobei zu beachten ist, dass, wenn das Target aus einem Oxid (wie z. B. Titandioxid) besteht, Gleichspannungs-Sputtern nicht mehr möglich ist, da sich das Target (das ja isolierend, bzw. nur schlecht leitend ist) aufladen kann. Dies kann zu Spannungsüberschlägen und zum Löschen des Plasmas führen. Deswegen muss hier auf Hochfrequenz oder pulsed DC zurückgegriffen

werden. Zusätzlich kann dem Plasma ein kleiner Sauerstoffanteil zugesetzt werden, um die Bildung eines unterstöchiometrischen Oxids auszuschließen.[117, 118]

Außerdem existiert auch die Technik des reaktiven Sputterns, wobei meist das Target metallisch (z. B. aus reinem Titan) vorliegt und der Sauerstoffanteil im Plasma derart erhöht wird, dass die herausgeschlagenen Titanatome im Plasma mit den Sauerstoffatomen zu Titandioxid reagieren, wobei die Reaktion je nach gewählten Parametern auch erst auf dem Substrat oder bereits auf dem Target stattfinden kann. Bei diesem letztgenannten Effekt, der auch Targetvergiftung genannt wird, bildet sich eine dünne oxidische Schicht auf dem Target aus, was meist unerwünscht ist. Mit reaktivem Sputtern lassen sich nicht nur Oxide, sondern auch andere Verbindungen, wie Sulfide, Nitride oder Carbide herstellen.[117–119]

## 3.2. Analysemethoden

Um die Schichten und Strukturen untersuchen zu können, wurden einige Analysemethoden (neben den elektrischen Messtechniken, die im nächsten Abschnitt erklärt werden) verwendet. Da die Funktionsweise dieser Methoden nicht essentiell für diese Arbeit ist, soll hier nur ein kurzer Überblick gegeben werden. Für weiterführende Informationen sei auf die einschlägige Fachliteratur verwiesen.

### 3.2.1. Lichtmikroskopie

Lichtmikroskopie ist eine elementare Methode um über Licht kleine Strukturen zu untersuchen. Dabei gibt es verschiedene Bauformen und -techniken. Neben den hier erklärten Mikroskopiearten, existiert auch noch das Makroskop, welches aber ähnlich zur Mikroskopie ist, nur eben eine makroskopische Vergrößerung besitzt. In dieser Arbeit soll (auch, wenn sich der Aufbau im Detail unterscheiden mag) nicht zwischen Makroskopie und Mikroskopie unterschieden werden. Hier sollen nur aufrechte Mikroskope ohne Verwendung einer eventuell vorhandenen Durchlicht-Mikroskopie behandelt werden. Diese Abschnitte basieren auf [120, 121] und eigener Erfahrungen.

#### 3.2.1.1. Hellfeldmikroskopie

Bei der Hellfeldmikroskopie wird das Bild des beleuchteten Objekts über ein Objektiv, welches sich in der Regel in einem Objektivrevolver mit mehreren Objektiven verschiedener Vergrößerung befindet, entweder auf eine Kamera gelenkt oder über einen Tubus auf Okulare zur direkten Betrachtung gelenkt. Für die Vergrößerung ist dabei das Zusammenspiel aus Okular, Tubuslinse und Objektiv entscheidend. Um das zu untersuchende Objekt zu beleuchten, kann über einen dichroitischen Spiegel Licht, das aus einer Lampe über ein Linsen- und Blendensystem auf diesen trifft, in das Objektiv, das somit gleichzeitig das Objekt beleuchtet und das reflektierte Licht aufnimmt geleitet

werden. Zusätzliche Filter, können dabei Farbtreue erzielen, beispielsweise, wenn die verwendete Lampe kein weißes Licht ausgibt. Um ein scharfes Bild zu erhalten, existiert dabei eine Mechanik, durch welche der Abstand zwischen Objekt und Objektiv so eingestellt werden kann, dass das Objekt fokussiert wird.[120]

#### 3.2.1.2. Dunkelfeldmikroskopie

Bei der Dunkelfeldmikroskopie wird das Licht nicht direkt von oben (bzw. bei anderen Aufbauten auch evtl. von unten) auf das zu untersuchende Objekt gelenkt, sondern ringförmig seitlich darauf gelenkt. Dieses Licht kann somit nur dann (zurück) in das Objektiv gelangen, wenn es auf der Probe gestreut wird. Ansonsten läuft es daran vorbei und kann nicht beobachtet werden. Dadurch, dass hier nur das gestreute Licht betrachtet werden kann, lassen sich so Unregelmäßigkeiten, wie granuläre Strukturen, Kanten, Spitzen etc. besser darstellen. Diese erscheinen dabei hell, während die glatten, reflektierenden Strukturen dunkel bleiben. Dabei muss natürlich die Lichtintensität erhöht werden, da ja das direkte Licht nicht vom Objektiv aufgenommen wird.[120]

#### 3.2.1.3. Differentialinterferenzkontrast-Mikroskopie

Die Differentialinterferenzkontrast-Mikroskopie (DIC oder DIK) ist eine Methode, bei der die Probe mit zwei senkrecht zueinander polarisierten Lichtstrahlen, die untereinander minimal versetzt sind, untersucht wird. Durch das anschließende Zusammenführen der Strahlen kommt es zu einem dreidimensional wirkenden Bild.[121]

#### 3.2.2. Reflektometrie

Die Reflektometrie kann dazu eingesetzt werden, um die Schichtdicke einer dünnen, transparenten Schicht abzuschätzen. Dazu wird Licht unterschiedlicher Wellenlängen mittels eines Mikroskops auf die zu untersuchende Probe gegeben und die Reflektion spektroskopisch analysiert. Nachdem die mehrfach reflektierten Strahlengänge interferieren, kommt es zu wellenlängenabhängiger konstruktiver, bzw. destruktiver Interferenz. Durch Kenntnis des Brechungsindex' kann so die Schichtdicke simuliert werden. Diese Informationen stammen aus Erklärungen von Andreas Drost und Chi Hung Vu (beide EMFT), sowie eigenen Erfahrungen.

#### 3.2.3. Ellipsometrie

Mittels Ellipsometrie kann ebenfalls die Schichtdicke einer dünnen, transparenten Schicht gemessen werden. Hierbei wird allerdings die Änderung der Polarisationsrichtung eines unter einem bestimmten Winkel einfallenden Lichtes gemessen. Es kann bei einer oder bei mehreren Wellenlängen, sowie auch bei mehreren Winkeln gemessen werden. Schließlich wird durch Simulationen die Schichtdicke (oder der Brechungsindex) ermittelt.[122]

### 3.2.4. Röntgendiffraktometrie

Mit einem Röntgendiffraktometer (XRD) kann untersucht werden, welche kristallinen Phasen in einer Probe vorherrschen. Dabei werden Röntgenstrahlen auf die Probe geschossen und deren beugungswinkelabhängigen Intensitäten vermessen. Bei Kenntnis der für die in Frage kommenden Phasen geltenden Beugungswinkel, kann so auf die kristalline Phase rückgeschlossen werden.[123]

### 3.2.5. Röntgenphotoelektronenspektroskopie

Mit einem Röntgenphotoelektronenspektroskop (XPS) kann die Zusammensetzung einer Probe ermittelt werden. Dabei wird Röntgenstrahlung auf die zu untersuchende Probe geschossen, was dazu führt, dass Elektronen aus den Atomorbitalen gelöst werden. Diese Elektronen besitzen element- und orbitalspezifische Energien. Bei deren Kenntnis kann auf die Elementzusammensetzung, sowie die Bindungsverhältnisse rückgeschlossen werden.[124]

### 3.2.6. Energiedispersive Röntgenspektroskopie

Energiedispersive Röntgenspektroskopie (EDX) kann ebenfalls dazu genutzt werden um die Elementzusammensetzung einer Probe zu analysieren. Hierbei wird aber ein Elektronenstrahl auf die zu untersuchende Probe gelenkt, um dadurch die Emission von Röntgenstrahlen hervorzurufen. Durch die charakteristische Röntgenstrahlung kann auf die vorhandenen Elemente rückgeschlossen werden.[125]

### 3.2.7. Rasterelektronenmikroskopie

Bei einem Rasterelektronenmikroskop (REM) werden statt Photonen Elektronen auf die Probe geschossen. Dabei wird die Probe nach und nach abgerastert. Die Elektronen wechselwirken mit der Probe und werden reflektiert. Die reflektierten Elektronen werden detektiert und so entsteht (abrasternd) ein Bild.[122, 126]

### 3.2.8. Transmissionselektronenmikroskopie

Bei der Transmissionselektronenmikroskopie werden ebenfalls Elektronen auf eine Probe geschossen. Allerdings liegt diese als dünne Scheibe vor. Die Elektronen durchdringen diese, wodurch ein (Schnitt-)Bild der Probe erzeugt werden kann. In Verbindung mit energiedispersiver Röntgenspektroskopie kann das Schnittbild elementspezifisch dargestellt werden.[125]

### 3.3. Elektrische Messsysteme und -techniken

Die in dieser Arbeit vorgestellten elektrischen Messungen wurden alle mit Hilfe eines Semiconductor Device Analyzers B1500A von Agilent Technologies durchgeführt (im Folgenden Parameter-Analyzer genannt). Dieser wurde jedoch in unterschiedlichen Aufbauten verwendet, die die folgenden Abschnitte vorstellen. Der Parameter-Analyzer kann dabei sowohl Spannung, als auch Strom ausgeben und den dabei fließenden Strom, bzw. die dafür nötige Spannung auslesen. Eine weitere für die Arbeit wichtige Eigenschaft ist die der kapazitiven Messungen, bei denen über ein wechsellspannungshaltiges Signal die Impedanz gemessen und über ein Modell die Kapazität der vermessenen Struktur berechnet wird.

#### 3.3.1. Waferprober: Strom-Spannungskennlinien

Für das Vermessen von ganzen Wafern, gesägten Wafern oder aber auch einzelnen Chips besteht an der Fraunhofer EMFT die Möglichkeit, diese an einem Waferprober zu vermessen. Der Waferprober besteht aus einem heizbaren Chuck, auf den die Proben mittels Vakuum fixiert werden können. Diese können dann über Wolfram-Nadeln ankontaktiert werden. Die Nadeln sind wiederum über Triaxialkabel mit dem Parameter-Analyzer verbunden. Der Chuck ist manuell, aber auch automatisch verfahrbar, was automatische Wafermaps ermöglicht, also dass bestimmte Chips (bzw. auch alle) automatisch angefahren, kontaktiert und vermessen werden können. Der Teil des Aufbaus, in dem sich der Wafer (oder die Chips) befindet (/befinden), ist dabei durch ein Gehäuse geschirmt.

#### 3.3.2. Aufbau für Temperaturmessungen

Auch wenn der Chuck, auf dem der Wafer, bzw. der Chip im Waferprober-Aufbau vermessen wird, heizbar ist, so ist die Temperatur über einen externen Temperatur-Regler geregelt und wird nicht vom Parameter-Analyzer ausgelesen. Wenn die Temperatur während einer elektrischen Messung konstant bleiben soll, kann dies ohne größeren Aufwand durchgeführt werden; soll allerdings die Temperatur während einer elektrischen Messungen verfahren werden, so muss entweder parallel ständig manuell die Temperatur notiert werden (was in der Regel ungenau ist) oder aber der Aufbau modifiziert werden. Im Rahmen einer Masterarbeit [127] des Autors der hier vorliegenden Arbeit wurde bereits eine Erweiterung hergestellt, die Messungen mit dem Parameter-Analyzer an einzelnen auf Platinen / Printed Circuit Boards (PCBs) gebondeten Chips erlauben. Diese Erweiterung besteht aus einem Adapter-Kasten, an den über Triax- oder Bananenstecker der Parameter-Analyzer mit einer D-Sub-Buchse geschirmt elektrisch verbunden werden kann. An dieser Buchse kann nun ein weiterer Adapter angeschlossen werden, der an einer Nullkraft- / Zero-Insertion-Force (ZIF)-Buchse endet. Dort können dann PCBs hineingesteckt werden, auf denen der zu vermessene Chip geklebt und gebondet wurde.[127]



Diese Aufbau wurde nun noch leicht verändert, sodass Temperatur-Messungen ermöglicht wurden. Die beiden Unterarten dieser Veränderung sollen im Folgenden dargestellt werden.

### 3.3.2.1. Aufbau für höhere Temperaturen

Die Memristorchips wurden auf PCBs geklebt<sup>1</sup> und gebondet<sup>2</sup>. Die PCBs verfügten über einen eingebauten Heizmäander mit zwei separaten Anschlüssen und über zwei separate Anschlüsse, die zu einem Thermowiderstand (hier wurden PT1000-Widerstände verwendet) führten (für weitere Erklärungen zu den verwendeten PCBs siehe Anhang A.2). So konnte also über zwei Anschlüsse geheizt werden, während über zwei weitere die Temperatur analog ausgelesen werden konnte. Die restlichen sechs Anschlüsse des PCBs waren schließlich für die Ankontaktierung von fünf Memristoren mit einem Masse-Anschluss für die Bottom-Elektroden vorgesehen.

Um die empfindlichen Bonddrähte zu schützen, wurden via 3D-Druck hergestellte Kappen<sup>3</sup> auf die PCBs geschoben.

Nachdem die Innenleiter der Triax-Buchsen des Adapter-Kastens jeweils mit einer Bananenbuchse verbunden waren, ließ sich so ein Potentiometer parallel zu den Anschlüssen des Heizmäanders schalten, über das letztlich der Stromfluss durch den Heizmäander geregelt werden konnte: Ist das Potentiometer niederohmig, fließt der Strom fast vollständig darüber ab und der Heizmäander heizt nicht. Wenn das Potentiometer in einem hochohmigen Zustand ist, fließt der Strom fast vollständig über den nun heizenden Heizmäander.

Abbildung 3.2 zeigt eine beispielhafte Photographie dieses Aufbaus.<sup>4</sup>

Vorteile dieses Aufbaus waren, dass die Temperatur ohne Umwege direkt über den PT1000-Thermowiderstand vom Parameter-Analyzer ausgelesen werden konnte, der Heizmäander ebenfalls direkt mit diesem verbunden war und dass dadurch relativ hohe Heizströme möglich waren. Auf diese Weise konnten auf dem PCB Temperaturen von kurzzeitig über 150 °C erreicht werden. Sollte die Temperatur verringert werden, wurde einfach das Potentiometer niederohmig gedreht. Reichte die Abkühlungsrate nicht aus, konnte über eine Stickstoffpistole eine zusätzliche Kühlung manuell verwirklicht werden.

Ein großer Nachteil dieses Aufbaus war allerdings, dass die Regelung manuell über das


---

<sup>1</sup>Von Dennise Linke (EMFT).

<sup>2</sup>Hauptsächlich von Martin Wackerle (EMFT) oder Dennise Linke (EMFT).

<sup>3</sup>Von Christian Hochreiter (EMFT) hergestellt.

<sup>4</sup>Nicht immer wurde der Windschutz verwendet und auch nicht immer wurde der kleine Adapter, sondern teilweise auch ein eingehäuseter Adapter verwendet, mit dem sich aber nicht so hohe Temperaturen erzeugen ließen. Da es sich um einen mobilen Aufbau handelte, war auch der genaue Aufbau variabel.



**Abbildung 3.2.: Aufbau mit Potentiometer.** Links im Bild ist (von einem Papier als Windschutz umgeben) eine Memristor-Probe in einer weißen Kappe (1) und dem schwarzen ZIF-Stecker (2) zu sehen, der in einem weiteren Adapter (3) steckt, der wiederum über einen D-Sub-Stecker (4) mit dem Adapter-Kasten (5) verbunden ist. Auf dem Adapter-Kasten befindet sich das eingehäusete Potentiometer (6). Beide sind über die Triaxialkabel (7) ganz rechts im Bild mit dem Parameter-Analyzer verbunden. Die gelben Kabel sind die Kabel mit den Bananensteckern.

Potentiometer erfolgte, was für Temperaturzyklen, an die keine speziellen Anforderungen gestellt wurden, zwar kein Problem darstellte (sollte geheizt werden, wurde das Potentiometer hochohmig gedreht, sollte gekühlt werden wurde das Potentiometer niederohmig gedreht). Allerdings wurden hierdurch definierte Temperaturrampen oder konstante Temperaturen sehr schwierig, wenn nicht sogar unmöglich.


Daher wurde zusätzlich der im nächsten Abschnitt vorgestellte Temperaturregler gebaut, der (anders angeschlossen) statt des Potentiometers verwendet werden konnte.

### 3.3.2.2. Aufbau für geregelte Temperaturen

Um geregelte Temperaturen, definierte Temperaturrampen oder auch einfach nur konstant eine Temperatur zu halten, war der eben beschriebene Aufbau nicht sonderlich gut geeignet. Um mit dem Aufbau möglichst kompatibel zu sein, wurde ein Temperaturregler gebaut, der statt des Potentiometers angeschlossen werden konnte und über einen Arduino Nano digital mit Hilfe eines Darlington-Transistors den Stromfluss durch den Heizmäander steuerte. Ein LCD-Display, Potentiometer und Schalter erlauben eine Interaktion mit dem Programm des Reglers.

Abbildung 3.3 zeigt den so veränderten Aufbau.<sup>5</sup>

<sup>5</sup>Auch hier ist wieder nur ein Beispiel zu sehen. So wurde in diesem Beispiel eine zusätzliche Spannungsquelle mit angeschlossen, die an den Heizmäander angeschlossen wurde. Dies ist aber nicht der Regelfall. Falls nicht explizit erwähnt, wurde die Heizmäander-Spannung über den Parameter-Analyzer ausgegeben. Dies zeigt aber auch, wie variabel dieser mobile Aufbau ist.




**Abbildung 3.3.: Aufbau mit Temperaturregler.** Links im Bild ist wieder (von einem Papier als Windschutz umgeben) die Probe mit der weißen Kappe (1) und dem schwarzen ZIF-Stecker (2) zu sehen, die in dem weiteren Adapter (3) steckt, der wiederum über einen D-Sub-Stecker (4) mit dem Adapter-Kasten (5) verbunden ist. Auf dem Adapter-Kasten befindet sich nun der Temperaturregler (6) mit dem LCD-Display.

Der Parameter-Analyzer wurde nun an den Temperaturregler angeschlossen (außer die Anschlüsse für den Memristor, die weiterhin an den Adapter-Kasten angeschlossen wurden), der wiederum über Ausgänge verfügte, die dann über Bananenstecker in den Adapter-Kasten gesteckt wurden.

Um die Temperatur relativ unverfälscht und direkt auszulesen, wurde durch die Verkabelung der PT1000-Thermowiderstand selbst Teil eines Differenzverstärkers (mit einem Operationsverstärker), der so vom Parameter-Analyzer gespeist wurde, dass dieser bis auf einen bekannten Widerstand nur minimal (im Idealfall gar nicht) den restlichen Schaltkreis maß. So konnte über die Ausgangsspannung des Differenzverstärkers der Arduino Nano die Temperatur berechnen und der Parameter-Analyzer den Widerstand messen (aus dem schließlich nur noch der bekannte herausgerechnet werden muss). Abbildung 3.4 zeigt den Schaltplan des so gebauten Reglers.

Über **Tsoll in** konnte über ein analoges Signal die Soll-Temperatur vom Parameter-Analyzer dem Temperaturregler übergeben werden. Alternativ konnte der Temperaturverlauf über die Potentiometer und Schalter links unten direkt dem Regler mitgeteilt werden. Zwischen **V PT1000 in** und **GND in** konnte, wenn mit **PT1000 i** und **PT1000 ii** der PT1000-Thermowiderstand angeschlossen war, die Temperatur sowohl vom Parameter-Analyzer als auch vom Arduino Nano (links oben im Bild) ausgelesen werden. **Heizspannung in** und **Heizspannung GNDU** versorgten über T1 – einem Darlington-Transistor, der hier der Einfachheit halber als einfacher Transistor eingezeichnet wurde – den Heizmäander, sofern dieser über **Heizen i (GND)** und **Heizen ii** angeschlossen wurde. LBA1 und LBA2 waren optische Relais, die die Richtung der



**Abbildung 3.4.: Schaltplan des Temperaturreglers.** Links ist gestrichelt umrandet der Schaltplan des Temperaturreglers zu sehen, rechts die Bestandteile des Chips/PCBs. Fett gedruckt sind die Anschlüsse des Parameter-Analyzers, kursiv die zwischen Temperaturregler und Adapter-Kasten.

Heizspannung umdrehen konnten<sup>6</sup>, was für einen nicht verwirklichten Aufbau mit einem Peltierelement gedacht war. Die LED links oben war eine Erweiterung der Status-Anzeige des LCD-Displays (oben mittig).

Vorteil dieses Aufbaus war, dass so die Temperatur konstant gehalten und definierter verfahren werden konnte. Allerdings besaß dieser Aufbau wiederum ein paar Nachteile: So konnte die Temperatur nicht mehr so direkt wie beim vorherigen Aufbau ausgelesen werden und konnte auch fehlerbehafteter sein, da beispielsweise der Strom vom Parameter-Analyzer noch durch den weiteren Widerstand floss (der sich wahrscheinlich ebenfalls bei Temperaturschwankungen ändern konnte). Zusätzlich wurde der Darlington-Transistor nicht extra gekühlt, wodurch sich dieser erwärmen konnte, was die Heizmäander-Ströme einschränkte, wodurch die Maximaltemperaturen des Heizmäanders nicht mehr so hoch waren (wie hoch die Heizmäander-Ströme tatsächlich hätten eingestellt werden können, wurde nicht getestet, um den Regler nicht zu beschädigen).

<sup>6</sup>Die Idee zu dieser Beschaltung stammt von Heinrich Wolf (EMFT).

## 3.4. Elektrische Teststrukturen

Um die hergestellten Titandioxide und Metalle elektrisch zu charakterisieren, werden in dieser Arbeit zwei Techniken verwendet: Kondensatoren und Van-der-Pauw-Strukturen. Dieser Abschnitt erläutert kurz, welche Größen damit gemessen (bzw. aus den gemessenen Größen errechnet) werden können und wie diese Techniken funktionieren.

### 3.4.1. Kondensatoren

Eine verhältnismäßig einfache Methode, eine dünne isolierende Schicht elektrisch zu charakterisieren, ist, diese in eine einfache Plattenkondensator-Struktur einzubetten. Für die Kapazität eines Plattenkondensators gilt die bekannte Formel

$$C = \varepsilon_0 \varepsilon_r \cdot \frac{A}{d}, \quad (3.1)$$

wobei  $\varepsilon_0$  die elektrische Feldkonstante,  $\varepsilon_r$  die relative Permittivität (in diesem Falle des Titandioxids),  $A$  die Fläche einer Elektrode und  $d$  die Schichtdicke (hier des Titandioxids) ist. Wenn nun also die Schichtdicke  $d$  und die Fläche  $A$  bekannt sind, kann über die Kapazität, wie sie beispielsweise über eine Impedanzmessung ermittelt werden kann, die relative Permittivität  $\varepsilon_r$  ermittelt werden:

$$\varepsilon_r = \frac{d}{\varepsilon_0 A} \cdot C. \quad (3.2)$$

### 3.4.2. Van-der-Pauw-Strukturen

Eine Methode zur Charakterisierung von leitfähigen dünnen Schichten wurde von L. J. van der Pauw [128, 129] veröffentlicht.<sup>7</sup> Hierbei muss eine geschlossene, homogene Fläche ohne Löcher, die elektrisch charakterisiert werden soll, an vier Punkten M, N, O und P am Rand ankontaktiert werden. An zwei benachbarten Punkten (z. B. M und N) wird dabei ein Strom eingepreßt, während an den beiden anderen Punkten (demnach O und P) der Spannungsabfall zwischen diesen ermittelt wird. Besitzt die Fläche eine beliebige Form, so muss nun noch zwischen z. B. N und O eingepreßt werden und an M und P der Spannungsabfall gemessen werden. Aus den beiden so ermittelten Widerständen [128, 129]

$$R_{MN,OP} = \frac{V_P - V_O}{I_{MN}} \quad \text{und} \quad R_{NO,PM} = \frac{V_M - V_P}{I_{NO}} \quad (3.3)$$

kann über [128, 129]

$$R_{\square} = \frac{\pi}{\ln(2)} \cdot \frac{R_{MN,OP} + R_{NO,PM}}{2} \cdot f, \quad (3.4)$$

<sup>7</sup>Die folgende Darstellung der Methode folgt ähnlich zu der in [127].

wobei  $f$  ein Faktor ist, der über [128, 129]

$$\cosh\left(\frac{\frac{R_{MN,OP}}{R_{NO,PM}} - 1}{\frac{R_{MN,OP}}{R_{NO,PM}} + 1} \cdot \frac{\ln(2)}{f}\right) = \frac{1}{2} e^{\frac{\ln(2)}{f}} \quad (3.5)$$

ermittelt werden kann, der Flächenwiderstand  $R_{\square}$  berechnet werden. Für eine beispielsweise quadratische Fläche, die an den vier Ecken ankontaktiert wird, sind die beiden Widerstände im Idealfall exakt gleich groß, was mit  $R_{MN,OP} \approx R_{NO,PM} =: R$  Gleichung (3.5) zu

$$\begin{aligned} \cosh\left(\frac{\frac{R}{R} - 1}{\frac{R}{R} + 1} \cdot \frac{\ln(2)}{f}\right) &= \frac{1}{2} e^{\frac{\ln(2)}{f}} \Rightarrow \cosh\left(\frac{1 - 1}{1 + 1} \cdot \frac{\ln(2)}{f}\right) = \frac{1}{2} e^{\frac{\ln(2)}{f}} \\ \Rightarrow \cosh(0) &= \frac{1}{2} e^{\frac{\ln(2)}{f}} \Rightarrow 1 = \frac{1}{2} e^{\frac{\ln(2)}{f}} \Rightarrow \ln(2) = \frac{\ln(2)}{f} \Rightarrow f = 1 \end{aligned} \quad (3.6)$$

und Gleichung (3.4) zu [128, 129]

$$R_{\square} = \frac{\pi}{\ln(2)} \cdot \frac{R + R}{2} \cdot f \Rightarrow R_{\square} = \frac{\pi}{\ln(2)} \cdot R \quad (3.7)$$

vereinfacht.<sup>8</sup> Bei Verwendung einer quadratischen Struktur (wie in der hier vorliegenden Arbeit) braucht also nur einer der beiden Widerstände aus Gleichung (3.3) gemessen werden und sofort kann daraus der Flächenwiderstand der Schicht errechnet werden.[128, 129]

---

<sup>8</sup>Hier wurde die allgemeine Formel vorgestellt und darauf basierend die für ein Quadrat hergeleitet. Nachdem die Methode von van der Pauw auf der Relation  $e^{-\frac{\pi d}{\rho} R_{MN,OP}} + e^{-\frac{\pi d}{\rho} R_{NO,PM}} = 1$  (wobei  $\rho$  der spezifische Widerstand und  $d$  die Dicke der Schicht sind) basiert, hätte Gleichung (3.7) natürlich auch schneller daraus hergeleitet werden können (nur dann ohne Vorstellung der allgemeinen Formel).[128, 129]

## 4. Die untersuchten Systeme

Dieses Kapitel soll kurz die hier untersuchten Schichtsysteme und deren Eigenschaften zusammenfassen. Ein Fokus soll aber auf die verwendeten Titandioxid-Schichten gelegt werden.

### 4.1. Die verwendeten Oxide

In dieser Arbeit wurden M-I-M-Schichtsysteme mit Aluminium und / oder Platin als Metall (mit Ausnahme des kupferhaltigen Testwafers) und Titandioxid<sup>1</sup> als Isolator hergestellt (zu den Schichtsystemen, s. auch Abschnitt 4.2 und Anhang B). Das Titan-dioxid wurde dabei auf drei verschiedene Arten hergestellt, die hier vorgestellt werden sollen.

#### 4.1.1. Titandioxid vom metallischen Target

Für die Testwafer und den ersten eigentlichen Memristor-Wafer wurde an einer CS 850 S Sputteranlage der Firma VON ARDENNE reaktiv in einer Argon-Sauerstoff-Atmosphäre von einem Titan-Target das Titandioxid abgeschieden. Da die Raten (also welche Schichtdicke pro Zeiteinheit abgeschieden wird) stets verhältnismäßig niedrig waren, wurde ein im Allgemeinen eher unüblicher Sputterprozess verwendet, bei dem je ca. zwei Minuten lang bei einem Sauerstoffanteil von ca. 5,3 % Titandioxid auf das Substrat abgeschieden wurde. Nach dieser Zeit wurde ein 45 s langer Reinigungsprozess durchgeführt, bei dem (mit vor das Target gefahrener Blende) ohne nennenswerten Sauerstoffanteil die womöglich oxidierte oberste Schicht des Targets freigesputtert wurde. Dann wurde der Sauerstoffanteil wieder erhöht, 10 s gewartet und eine erneute Schicht auf das Substrat gesputtert. Während des ganzen Sputtervorgangs drehte sich allerdings der Substrat-Teller mit einer Periodendauer von 30 s unter insgesamt vier Targets, wobei nur von einem gesputtert wurde. Über ca. drei Viertel der Zeit wurde also kein Titandioxid abgeschieden. Die ermittelte Rate von ca. 0,34 nm/min (die Reinigungsschritte nicht mit eingerechnet) dürfte also tatsächlich deutlich höher sein. Bei einem statischen (also ohne Drehen des Substrat-Tellers), aber ansonsten gleichen Prozess, konnte eine Rate von ca. 2,6 nm/min abgeschätzt werden (dabei ist allerdings

---

<sup>1</sup>Ob es sich tatsächlich um Titandioxid handelt, wurde vor Allem durch XPS-Messungen überprüft, die in diesem Abschnitt vorgestellt werden. Aufgrund vieler Einflussfaktoren, wie der Inhomogenität des Sputterprozesses, aber auch alleine schon der Ungenauigkeit der XPS-Messung, kann dies allerdings nicht garantiert werden. Zusätzlich kann Titanoxid verschiedene Stöchiometrien annehmen oder z. B. durch Sauerstofffehlstellen seine Stöchiometrie lokal verlieren (s. Abschnitt 2).

zu bemerken, dass die Schichtdicken optisch gemessen wurden und daher nur Abschätzungen der Schichtdicke – siehe Tabelle 4.1 – und damit der Rate lieferten). Dies ergäbe beim letztlich verwendeten Prozess eine Rate von ca. 13 % im Vergleich zum statischen Prozess. Um eine möglichst gleichmäßige Schicht zu erhalten, wurde der Prozess mit sich drehendem Substrat-Teller gewählt, auch wenn die Rate dadurch geringer war. Der Sputterprozess fand ohne zusätzliche Substratheizung, bei ca.  $8 \cdot 10^{-3}$  mbar und einer Leistung von ca. 990 W, wodurch eine Spannung von ca. 170 V erreicht wurde, statt. Dabei wurde ein Hochfrequenz (HF)-Prozess verwendet. Bei dem Memristor-Wafer mit dem ersten Titanoxid wurden 64 der hier vorgestellten Sputterzyklen durchgeführt (für die Testwafer waren es 63).<sup>2</sup>

Tabelle 4.1 listet die reflektometrisch und ellipsometrisch gemessenen Schichtdicken an verschiedenen Punkten des in dieser Arbeit elektrisch (und thermisch) vermessenen 150 mm-Memristor-Wafers auf.

Position	$d_{\text{Ref}}$ [nm]	$d_{\text{Ellip}}$ [nm]	$n$
oben	44	46	2,51
zwischen mittig und oben	46	51	2,48
mittig	43	45	2,50
zwischen mittig und unten	38	38	2,54
unten	34	37	2,46
Mittelwerte	41	43	2,50

**Tabelle 4.1.: Schichtdicken- und Brechungsindex-Messungen des Wafers mit Titandioxid vom metallischen Target.** Diese Tabelle listet beispielhafte Reflektometrie- und Ellipsometrie-Messungen an verschiedenen Stellen des Wafers auf. Dabei bedeutet unten nahe des Flats und oben gegenüber des Flats. Die Wafer wurden stets mit derselben Ausrichtung in die Sputter-Anlage geladen (Flat nach vorne).  $d_{\text{Ref}}$  ist dabei die via Reflektometrie gemessene Schichtdicke,  $d_{\text{Ellip}}$  die via Ellipsometrie gemessene Schichtdicke und  $n$  der dabei gemessenen Realteil des Brechungsindex (der Imaginärteil war entweder nicht messbar oder nahe bei 0). Die Schichtdicken wurden stets auf 1 nm gerundet, die Brechungsindices auf drei geltende Ziffern.

Dabei wurde ellipsometrisch an der rechten Außenseite des Wafers in einer Art Halbkreis gemessen<sup>3</sup> und reflektometrisch auf einer mittigen Linie zwischen unten (nahe des Flats) und oben (gegenüber des Flats). Die Ellipsometer-Messungen wurden dabei auf dem Schichtsystem  $\text{TiO}_2$  auf  $\text{SiO}_2$  durchgeführt und die Reflektometer-Messungen auf eigens dazu auf den Testchips vorhandenen Feldern mit  $\text{TiO}_2$  auf Al. Grundsätzlich lässt sich zwischen Reflektometrie und Ellipsometrie nur eine relativ geringe Abweichung feststellen. Ausgeprägter sind hingegen die Abweichungen von unten nach oben. Der Brechungsindex ist stets bei ca. 2,5. Dies ist in guter Übereinstimmung mit anatasem Titandioxid;<sup>4</sup> für Anatas liegt je nach Kristall-Orientierung der Brechungsindex bei 2,488, bzw. 2,561, während er für Rutil bei 2,609, bzw. 2,900 und für Brookit bei 2,583,

<sup>2</sup>Ein Aufteilen des Sputterprozesses ohne Ausschleusen des Wafers aus der Sputteranlage wird in der hier vorliegenden Arbeit in der Regel nicht separat vermerkt.

<sup>3</sup>Zusammen mit Ulrich Schaber (EMFT).

<sup>4</sup>Wie auf Seite 31 erläutert, liegt hier vermutlich amorphes Titandioxid vor, weswegen die Vergleiche mit den kristallinen Formen (hier Anatas, Rutil und Brookit) nur grobe Anhaltspunkte sind.



2,584, bzw. 2,700 liegt.[130, S. 4-127ff]

Um die Stöchiometrie des Titanoxids ( $\text{TiO}_x$ ) zu ermitteln, wurde von Domenikos Chyrssikos (TUM/EMFT) u.A. ein beim selben Prozess mit Titanoxid mitbesputterter Chip mittels Röntgenphotoelektronenspektroskopie / X-ray photoelectron spectroscopy (XPS) vermessen. Dabei war die gemessene Zusammensetzung<sup>5</sup> 86,2% Ti(IV), 4,4% Ti(III) und 9,4% Ti(II), was einen Sauerstoffanteil von ca.  $x \approx 0,862 \cdot 2 + 0,044 \cdot 1,5 + 0,094 \cdot 1 \approx 1,88$ , also fast stöchiometrisches Titandioxid, ergibt.<sup>6</sup>


Eine ebenfalls wichtige Größe bei oxidischen Schichten ist neben der Dicke und Stöchiometrie auch die Kristallstruktur. Daher wurde zusammen mit Dr. Karl-Reinhard Merkel (EMFT) an einer zuvor mit dem gleichen Prozess hergestellten Titandioxid-Schicht, allerdings mit ca. 75 nm-Dicke (mittels Reflektometrie abgeschätzt), eine Röntgendiffraktometrie / X-ray diffraction (XRD)-Messung durchgeführt. Dabei konnten keine Peaks, die kristallinen Strukturen von Titandioxid zugeordnet werden konnten, beobachtet werden, was auf amorphes  $\text{TiO}_2$  deutete.[33]

Um zuletzt noch die relative Permittivität des Titandioxids zu ermitteln, wurden an den in Anhang A.1.2 vorgestellten Kondensator-Strukturen mit  $(100 \times 100) \mu\text{m}^2$  Fläche auf den Memristor-Chips Kapazitätsmessungen durchgeführt. Hierfür wurde bei 100 kHz, einem Wechselspannungslevel von 30 mV und einer Gleichspannung zwischen  $-500$  mV und  $+500$  mV eine Impedanzmessung durchgeführt und über ein Parameter-Analyzer-internes Modell die Kapazität  $C$  errechnet und diese zwischen  $-20$  mV und  $+20$  mV gemittelt ausgegeben. Abbildung 4.1a zeigt die Verteilung dieser Kapazität über den Wafer hinweg.

Die mittlere Kapazität betrug ca. 82 pF. Hier fiel allerdings eine Verteilung von unten nach oben auf, wobei unten die Kapazität am niedrigsten war, im oberen Drittel am höchsten und dann wieder abnehmend. Dies entspricht qualitativ der Verteilung der Schichtdicke  $d$ . Allerdings sollte diese laut den soeben vorgestellten optischen Messungen unten dünner sein, dann im oberen Drittel am dicksten und schließlich wieder abnehmen.

<sup>5</sup>Leider konnte hier nicht, wie bei den anderen Oxiden, die Prozentangaben ohne Nachkommastellen gerundet werden, da sich ansonsten als Summe ein Wert von ungleich 100% ergeben hätte. Daher wurde hier auf eine Nachkommastelle gerundet.

<sup>6</sup>Bei einem zweiten beim selben Prozess mit Titanoxid mitbesputterten Chip, ergab sich ebenfalls ein  $x$  von ca. 1,88, mit nur minimal anderer Zusammensetzung von 85,78% Ti(IV), 5,25% Ti(III) und 8,98% Ti(II), was entweder auf einen inhomogenen Sputterprozess oder auf eine in diesem Bereich nicht mehr so exakte XPS-Mess- oder Auswertemethodik sprechen dürfte. Laut Domenikos Chyrssikos, bzw. [33] sollte  $x = 1,9 \pm 0,2$  sein. Werden statt der Bindungszustände nur die normalisierten Peak-Intensitäten von O und Ti dieser Messungen verglichen, wäre  $x \approx 2,3 \pm 0,2$ . [33] In jedem Fall ist die Stöchiometrie der Oxide der vermessenen Memristoren also nicht ganz exakt zu ermitteln, aber  $x$  immer um 2, weswegen von  $\text{TiO}_2$  ausgegangen werden kann. Die Auswertungen stammten von Domenikos Chyrssikos.



**Abbildung 4.1.: Kapazitätsmessungen am ersten Titanoxid vom metallischen Target.** (a) zeigt die Ergebnisse der Kapazitätsmessungen als Wafermap und (b) die daraus errechnete Verteilung der relativen Permittivität.

Wenn nun die relative Permittivität  $\epsilon_r$  der Titandioxid-Schicht sowie auch die Fläche  $A$  überall konstant wäre, sollte das Verhalten laut

$$C = \epsilon_0 \epsilon_r \frac{A}{d} \quad (4.1)$$

aber genau umgekehrt sein, also die Kapazität unten am höchsten sein. Hierfür gibt es mehrere mögliche Erklärungen; so könnte beispielsweise  $\epsilon_r$  nicht konstant gewesen sein, ebenfalls könnte die Fläche nicht konstant gewesen sein oder die optischen Messungen der Schichtdicke könnten fehlerhaft gewesen sein. Schlussendlich könnte aber auch das Impedanzmodell des Parameter-Analyzers hier nicht ganz gepasst haben. Die genaue Ursache hierfür konnte im Rahmen dieser Arbeit nicht geklärt werden.

Über Gleichung (4.1) kann aber auch umgestellt nach

$$\epsilon_r = \frac{d}{\epsilon_0 A} \cdot C \quad (4.2)$$

aus  $C$  bei Kenntnis von  $d$  und  $A$  die relative Permittivität errechnet werden. Nimmt man für  $d$  den Mittelwert der ellipsometrischen Messung 43 nm und für  $A$  den Wert der designten Fläche von  $10000 \mu\text{m}^2$  an, so erhält man die in Abbildung 4.1b dargestellte Verteilung mit dem Mittelwert von  $\langle \epsilon_r \rangle \approx 40$ . Dies ist in guter Übereinstimmung mit den gemessenen Werten von [131]; hier wurde für Anatase je nach Achsen-Orientierung ein Wert von 22,7, bzw. 45,1 gemessen. Für Rutil lägen diese Werte deutlich höher, nämlich bei 86, bzw. 170.[130, S. 12-53]

#### 4.1.2. Titandioxid vom metallischen Target bei niedrigerem Druck

Das zweite verwendete Oxid wurde von der SIEGERT WAFER GmbH auf die vorprozessierten Wafer (s. Abschnitt 4.2 und Anhang B) abgeschieden. Dabei wurde ein reaktiver Sputterprozess mit einer gepulsten Gleichstrom / Direct Current (DC)-Quelle bei 50 kHz mit einer Reverse-Zeit von 5  $\mu$ s verwendet. Der Sauerstoff-Fluss wurde dabei mittels optischer Kontrolle durch einen Regler bestimmt. Die Spannung betrug 260 V, bei einem Druck von  $4 \cdot 10^{-3}$  mbar. Die Rate lag bei 1,2 nm/min, die Temperatur bei maximal 60 °C. Der Realteil des Brechungsindex betrug 2,4, der Imaginärteil 0. Alle diese Informationen wurden von der SIEGERT WAFER GmbH bereit gestellt.

Im Rahmen einer in Abschnitt 7 vorgestellten, bei der SGS INSTITUT FRESENIUS GmbH in Auftrag gegebenen Transmissionselektronenmikroskopie (TEM)-Messung, konnte die Schichtdicke des Titandioxids (nach der weiteren Prozessierung, also bei einer fertigen Memristor-Struktur) auf etwa 33 nm ermittelt werden.


Auch hier wurden von Domenikos Chryssikos XPS-Messungen durchgeführt. Diese ergaben an einem von der SIEGERT WAFER GmbH mitprozessierten Test-Wafer eine Zusammensetzung von ca. 90% Ti(IV), 4% Ti(III) und 6% Ti(II), also einen Sauerstoffanteil im Oxid von  $x \approx 0,90 \cdot 2 + 0,04 \cdot 1,5 + 0,06 \cdot 1 = 1,92$ , bzw. wieder ein fast stöchiometrisches TiO<sub>2</sub>.

Auch hier wurde mittels Kapazitätsmessungen (hier an Kondensator-Strukturen mit  $250 \times 250 \mu\text{m}^2$  Kantenlänge) über die Kapazität die relative Permittivität gemessen. Dies führte im Rahmen einer Bachelorarbeit [132] Robert Jacumet (TUM/EMFT) durch. Diese Ergebnisse zeigt (neu dargestellt) Abbildung 4.2.

Abbildung 4.2a zeigt hierbei wieder die gemessenen Kapazitäten als Wafermap mit einer leichten Drift nach schräg links oben. Der Mittelwert liegt bei etwa 1,1 nF (wobei wie gerade erwähnt eine größere Fläche als bei den Messungen des ersten Titanoxids verwendet wurde). Abbildung 4.2b zeigt die Umrechnung gemäß Gleichung (4.2) in die daraus resultierende Permittivität unter der Annahme einer homogene Schichtdicke von 33 nm.<sup>7</sup> Der Mittelwert liegt hier bei  $\langle \epsilon_r \rangle \approx 65$ . Während also der Brechungsindex eher zu Anatas passen würde, liegt die relative Permittivität zwischen der von Anatas und Rutil.

Leider konnte im Rahmen dieser Arbeit die Kristallstruktur dieses Oxids nicht mehr untersucht werden, weswegen hier nur gemutmaßt werden kann, ob es sich hier ebenfalls um eher amorphes oder eher um beispielsweise polykristallines Titandioxid handelte. Laut [133] gibt es bei einer Substrat-Temperatur von maximal 60 °C während des Sputterprozesses auch Mischformen von Anatas und Rutil, aber auch unterschiedliche amorphe Schichten, die unter nachträglichem Heizen (dort mit 460 °C) unterschiedlich kristallisierten (oder auch nicht wirklich kristallisierten).

<sup>7</sup>In [132] wurde mit 40 nm Schichtdicke gerechnet, weswegen die dort angegeben Werte leicht von den hier angegeben abweichen. Inwiefern die Schichtdicke tatsächlich homogen ist, ist allerdings nicht weiter bekannt, weswegen die errechneten Permittivitäten nur als Abschätzung zu sehen sind.



**Abbildung 4.2.: Kapazitätsmessungen am zweiten Titanoxid vom metallischen Target.** (a) zeigt die Ergebnisse der Kapazitätsmessungen als Wafermap und (b) die daraus errechnete Verteilung der relativen Permittivität. Diese Messungen wurden von Robert Jacumet durchgeführt. Frei nach [132].

### 4.1.3. Titandioxid vom oxidischen Target

Das dritte Oxid wurde in der selben Anlage wie das erste Oxid, nur diesmal nicht-reaktiv von einem Titandioxid-Target abgeschieden. Dies wurde von Andreas Drost durchgeführt. Dabei wurde bei einem Druck von  $5 \cdot 10^{-3}$  mbar und einem Sauerstoffanteil von ca. 2,1 % bei einer Leistung von 950 W, einer Spannung von ca. 151 V und einer Rate von ca. 0,2 nm/min abgeschieden (auch hier ist zu bemerken, dass die Schichtdicke optisch durch Reflektometrie abgeschätzt wurde und damit die auch die Rate ungenau sein könnte).

Hier wurden unterschiedliche Schichtdicken mit einer Sputterzeit von 44 min, 110 min, 175 min, 242 min<sup>8</sup> und 306 min hergestellt, wobei die Schichtdicken bei ca. 10 nm, 25 nm, 40 nm, 55 nm und 70 nm liegen sollten. Per Reflektometrie wurden (von Andreas Drost) ca. 9 nm, ca. 22 nm, ca. 32 nm<sup>9</sup>, ca. 43 nm und ca. 54 nm gemessen. Hierbei ist zu bemerken, dass durch die optischen, reflektometrischen Messungen die tatsächlichen Schichtdicken nur abgeschätzt werden konnten. Zusätzlich wurde bei der weiteren Prozessierung auch rückgesputtert (siehe Anhang B), was die tatsächliche Schichtdicke nochmals unbestimmter werden ließ. In Abschnitt 5 wird von der geplanten Schichtdicke ausgegangen (auch wenn diese in Wirklichkeit nennenswert davon abweichen könnte). Bei der geplanten Schichtdicke von 55 nm wurde zweimal gesputtert, da die Schichtdicke nach dem ersten Sputterprozess zu niedrig gewesen war.

<sup>8</sup>Hier wurde einmal der Wafer zweimal besputtert und zwischendrin einmal ausgeschleust. Laut Dokumentation beträgt die gesamte Zeit 242 min.

<sup>9</sup>Bei dem Pt/TiO<sub>2</sub>/Al-Wafer; bei dem Al/TiO<sub>2</sub>/Al- und dem Al/Ti/TiO<sub>2</sub>/Al-Wafer lag die gemessene Schichtdicke bei ca. 33 nm. Zu den unterschiedlichen Schichtsystemen s. z. B. Abschnitt 4.2.

In der Kürze der hier verfügbaren Zeit wurden nur noch an zwei separat prozessierten Wafern unterschiedlicher Dicke mit dem gleichen Titandioxid-Abscheidungsprozess von Domenikos Chryssikos XPS-Messungen durchgeführt. Hierbei ergab sich bei beiden Schichtdicken die Zusammensetzung aus ca. 89 % Ti(IV), 4 % Ti(III) und 7 % Ti(II), was einen Sauerstoff-Anteil von  $x \approx 0,89 \cdot 2 + 0,04 \cdot 1,5 + 0,07 \cdot 1 = 1,91$  ergab. Es handelt sich also wieder um fast stöchiometrisches  $\text{TiO}_2$ .

## 4.2. Hergestellte M-I-M-Strukturen

Mit den soeben vorgestellten Titandioxiden wurden verschiedene Memristor-Strukturen hergestellt. Hierfür wurden 150 mm große Silizium-Wafer verwendet, die relativ dick oxidiert wurden (außer für die Vorversuchswafer), damit möglichst keinerlei Leckströme zum Silizium fließen konnten.<sup>10</sup> Damit wurden die im Folgenden beschriebenen Wafer hergestellt.<sup>11</sup>

### 4.2.1. Die Vorversuchswafer

Für die Vorversuchswafer wurden auf einem Wafer ca. 340 nm Aluminium und auf einem weiteren ca. 200 nm Kupfer mit einer ca. 30 nm dicken TiW-Haftschiicht gesputtert. Zur Kontaktierung wurde mit einem Klebeband ein Streifen abgeklebt und anschließend mit ca. 42 nm (abgeschätzt durch die ellipsometrischen Messungen vom ersten Memristor-Wafer) von dem ersten Titandioxid vom metallischen Target besputtert. Dann wurden ca. 650 nm Aluminium als Top-Elektroden-Material gesputtert und anschließend strukturiert, sodass Pads (die gleichzeitig als Top-Elektrode des Memristors fungierten) auf dem  $\text{TiO}_2$  übrig blieben. Die Bottom-Elektrode war durchgehend und konnte über den freien Streifen ankontaktiert werden.


### 4.2.2. Der Wafer mit Oxid vom metallischen Target

Für den ersten in allen Schichten strukturierten Memristor-Wafer wurden ca. 40 nm Aluminium auf einen oxidierten Wafer gesputtert. Diese Aluminiumschicht wurde nun strukturiert, sodass elektrisch voneinander getrennte Bottom-Elektroden stehen blieben (siehe auch Anhang A). Darauf wurde das in Abschnitt 4.1.1 untersuchte Titandioxid mit der dort ermittelten Schichtdicke von ca. 43 nm gesputtert. Um die Bottom-Elektrode an den Kontaktpads ankontaktieren zu können, wurden Löcher oberhalb dieser in das  $\text{TiO}_2$  geätzt. Schließlich wurden darauf 200 nm Aluminium gesputtert,

<sup>10</sup>Die genauen Dicken dieser  $\text{SiO}_2$ -Schicht, sowie die genauere Prozessabfolge (also die Flowcharts) können Anhang B entnommen werden. Die Maskendesigns werden in Anhang A vorgestellt.

<sup>11</sup>Die einzelnen Herstellungsprozesse wurden an der Fraunhofer EMFT zumeist von den dort dafür zuständigen Mitarbeitern und Mitarbeiterinnen durchgeführt (auch das Oxidieren der Wafer). Auch die Planung der Strukturen wurde mit Mitarbeitern und Mitarbeiterinnen durchgeführt (vor Allem mit Andreas Drost).


die nasschemisch anschließend so strukturiert wurden, dass quer über die Bottom-Elektrode verlaufende Finger die Top-Elektrode und damit am Kreuzungspunkt den Memristor bildeten. Abbildung 4.3 zeigt stark vereinfacht schematisch die Herstellungsschritte und Abbildung 4.4 beispielhafte Mikroskopbilder (Hellfeld und Dunkelfeld) von fertigen Strukturen.




**Abbildung 4.3.: Schema über die Herstellung der Memristor-Strukturen (Schnittbilder).** Zunächst wird auf einem Silizium-Wafer (a) ein Siliziumdioxid aufgebracht (b). Darauf wird die untere Metallebene (M1) aufgesputtert (c) und anschließend strukturiert (e), sodass u. A. Kontaktpads und Bottom-Elektroden (BE) entstehen (diese sind natürlich miteinander verbunden, was hier aufgrund der Übersichtlichkeit nicht gezeichnet wurde). Darauf wird Titandioxid gesputtert (f), was von den Pads wieder entfernt wird (g). Dann wird die zweite Metallebene (M2) aufgesputtert (h) und so strukturiert, dass das Kontakt pad verstärkt wird und die Top-Elektrode (TE) quer über der Bottom-Elektrode verläuft. An der Kreuzungsfläche entsteht so der Memristor. Stark vereinfachte Darstellung.

Die Kanten waren relativ glatt und auch die Justage war mehr als nur ausreichend gut gelungen. Allerdings war die Bottom-Elektroden-Schicht – zumindest an den Stellen ohne darüber liegende Top-Elektrode (ob dies an den Stellen mit darüber liegender Aluminium-Schicht auch der Fall war, ließ sich hier nur schwer feststellen) – in beiden Bildern deutlich körnig. Dies könnte beispielsweise durch die nasschemische Strukturierung der Top-Elektrode erklärt werden. Möglicherweise war die Säure beim Ätzen der Top-Elektrode durch das Titandioxid gedrungen und hatte die Bottom-Elektrode mit angeätzt. Um das zukünftig zu verhindern, wurde bei den nächsten Wafern die Top-Elektrode immer via Lift-off strukturiert, da bei dieser Technik nicht geätzt wird, sondern zuerst Lack aufgebracht, belichtet und entwickelt wird, dann das Metall abgeschieden wird und dann der übrige Lack (der nur noch an den Stellen, an denen kein Metall stehen bleiben soll, vorhanden ist) mit der darüber liegenden Metall-Schicht (ab)gelöst wird.

Über Van-der-Pauw-Strukturen wurde ein mittlerer Flächenwiderstand der Bottom-Elektrode von  $R_{\square} \approx 1,17 \Omega$  ermittelt, was wiederum einen spezifischen Widerstand von  $\rho = R_{\square} \cdot d \approx 47 \text{ n}\Omega\text{m}$  ergab. Bei der Top-Elektrode wurde so ein Flächenwiderstand von  $R_{\square} \approx 0,16 \Omega$ , bzw. ein spezifischer Widerstand von  $\rho = R_{\square} \cdot d \approx 32 \text{ n}\Omega\text{m}$  ermittelt. Für



(a) Hellfeld




(b) Dunkelfeld

**Abbildung 4.4.: Mikroskopbilder von Memristor-Strukturen vom ersten Oxid vom metallischen Target.** (a) zeigt ein Hellfeld-Mikroskopbild mit Zuordnung der Strukturen (TE steht für Top-Elektrode und BE für Bottom-Elektrode) und (b) das dazugehörige Dunkelfeld-Mikroskopbild. Die Mikroskopbilder wurden von Andreas Drost aufgenommen.


polykristallines Aluminium liegt der spezifische Widerstand im Allgemeinen bei etwa  $27 \text{ n}\Omega\text{m}$  bei Raumtemperatur.[130, S. 12-41]

Abbildung 4.5 zeigt nun abschließend noch fertige Chips. Zu den sich darauf befindlichen Strukturen siehe auch Anhang A.

Dabei zeigt Abbildung 4.5a einen einzelnen Chip und Abbildung 4.5b vier Chips, wie sie auch ausgesägt wurden. Für den Aufbau für die temperaturabhängigen Messungen wurden die großen  $10 \text{ mm} \times 10 \text{ mm}$  Chips mit vier einzelnen verwendet.



(a) Einzelner Chip



(b) Vier Chips


**Abbildung 4.5.: Mikroskopbilder von fertigen Chips.** (a) zeigt einen einzelnen  $5\text{ mm} \times 5\text{ mm}$  großen Chip und (b) vier Chips, wie sie auch ausgesägt wurden. Die Sägekanten lassen sich leicht um den ca.  $10\text{ mm} \times 10\text{ mm}$  großen Chip erkennen. Die Bilder wurden zusammen mit Dennise Linke aufgenommen.

#### 4.2.3. Die Wafer mit Oxid vom metallischen Target bei niedrigeren Drücken


Anschließend wurden weitere memristive Schichtsysteme hergestellt. Hierfür wurden ca. 40 nm Aluminium auf oxidierte Wafer aufgesputtert und nasschemisch strukturiert, bzw. ca. 30 nm Platin (mit einer etwa 4 nm dicken Wolfram-Titan-Haftschrift) aufgesputtert und via Lift-off strukturiert. Abbildung 4.6a zeigt ein Dunkelfeld-



Mikroskopbild des späteren Al/TiO<sub>2</sub>/Pt-Wafers (wobei hier natürlich erst nur die Platin-Bottom-Elektrode prozessiert wurde) nach dem Lift-off-Prozess.



(a) Nach dem ersten Lift-off




(b) Nach einem weiteren Ultraschallbad

**Abbildung 4.6.: Dunkelfeld-Mikroskopbilder von Lithographie-Kontroll-Strukturen vom zweiten Oxid vom metallischen Target.** (a) zeigt ein Dunkelfeld-Mikroskopbild des Al/TiO<sub>2</sub>/Pt-Wafers nach dem eigentlichen Lift-off-Prozess und (b) nach einem weiteren Ultraschallbad. Die Bilder wurden zusammen mit Andreas Drost aufgenommen.


Hier lassen sich an den Kanten der Strukturen vermehrt Reflexionen feststellen, was darauf hindeutet, dass hier der Lift-off-Prozess Spitzen an den Kanten nicht hatte lösen können. Daher wurden die Wafer nochmals (in verschiedenen Ausrichtungen) in das Ultraschallbad gegeben (hauptsächlich von Chi Hung Vu), um so die Zeit des Lift-offs zu verlängern, was die Größe und Anzahl der Reflexe nochmals mindern konnte (Abbildung 4.6b). Hier lassen sich auch zwei Bereiche erkennen, bei denen sich vor dem weiteren Ultraschallbad noch die Platin-Schicht fehlerhaft befunden hatte, sich dabei aber löste. Dennoch blieben einige Platin-Flitter, bzw. -Spitzen zurück, die nach Abschluss der Prozessierung potentiell Kurzschlüsse verursachen oder aber auch

generell das Schaltverhalten beeinflussen könnten.

Anschließend wurden die so vorprozessierten Wafer zur SIEGERT WAFER GmbH geschickt und dort mit dem in Abschnitt 4.1.2 beschriebenen Prozess mit etwa 33 nm Titandioxid besputtert. Diese Schicht wurde bei den Kontaktpads geöffnet, bevor ca. 200 nm, bzw. 160 nm Aluminium oder 130 nm Platin mit einer ca. 5 nm dicken Titan-Haftschrift aufgesputtert und via Lift-off strukturiert wurden, so dass alle vier Kombinationen aus Platin und Aluminium als Bottom- und Top-Elektrode existierten. Hierbei ist wichtig zu betonen, dass die Top-Elektrode nicht, wie beim vorherigen Wafer, nasschemisch strukturiert wurde. So konnte auch ein vermutliches Anätzen der Bottom-Elektrode unterbunden werden, wie Abbildung 4.7 zeigt.



(a) Al/TiO<sub>2</sub>/Al-Wafer



(b) Al/TiO<sub>2</sub>/Pt-Wafer

**Abbildung 4.7.:** Mikroskopbilder von Memristor-Strukturen vom zweiten Oxid vom metallischen Target. (a) zeigt ein Hellfeld-Mikroskopbild des Al/TiO<sub>2</sub>/Al-Wafers und (b) ein Hellfeld-Mikroskopbild des Al/TiO<sub>2</sub>/Pt-Wafers. Die Bilder wurden zusammen mit Andreas Drost aufgenommen.

Abbildung 4.7a zeigt dabei ein Mikroskopbild des Al/TiO<sub>2</sub>/Al-Wafers. Hier ist keine wirkliche Körnung der Bottom-Elektrode erkennbar, wie auch in Abbildung 4.7b, die ein Mikroskopbild des Al/TiO<sub>2</sub>/Pt-Wafers zeigt. Allerdings ist hier auch erkennbar, dass die Top-Elektrode nicht durchgehend über die Bottom-Elektrode läuft, sondern an den Kanten Unterbrechungen besitzt.

Zusätzlich wurden auch hier über Van-der-Pauw-Strukturen an dem Al/TiO<sub>2</sub>/Al-Wafer (von Robert Jacumet [132]) Messungen durchgeführt, welche einen mittleren Flächenwiderstand von  $R_{\square} \approx 1,08 \Omega$ , also einen spezifischen Widerstand von  $\rho = R_{\square} \cdot d \approx 43 \text{ n}\Omega\text{m}$  für die Bottom-Elektrode und  $R_{\square} \approx 0,16 \Omega$ , also  $\rho = R_{\square} \cdot d \approx 32 \text{ n}\Omega\text{m}$  für die Top-Elektrode ergaben.<sup>12</sup> Hier fällt auf, dass sich im Vergleich zum Wafer des vorherigen Abschnitts trotz gleicher Dicken der Aluminium-Schichten der Flächenwiderstand und damit auch der spezifische Widerstand der Bottom-Elektroden-Materialien unterschied, während der der Top-Elektroden-Materialien gleich groß war. Wie erwartet waren die Widerstände der Bottom-Elektroden-Schicht des ersten Memristor-Wafers höher als die der hier vorgestellten, was die Theorie, dass beim Wafer des vorherigen Abschnitts die Bottom-Elektrode beim nasschemischen Ätzen mit angegriffen wurde stützt.

Abbildung 4.8 zeigt noch Mikroskopbilder des Pt/TiO<sub>2</sub>/Al-Wafers.


#### 4.2.4. Die Wafer mit Oxid vom oxidischen Target

Schließlich wurden noch weitere Wafer mit dem dritten beschriebenen Oxid (s. Abschnitt 4.1.3) hergestellt, das vom oxidischen Target gesputtert wurde. Dabei wurden ein Al/TiO<sub>2</sub>/Al-Wafer mit einem ca. 40 nm dicken Oxid hergestellt und fünf Pt/TiO<sub>2</sub>/Al-Wafer mit den Oxiddicken von ca. 10 nm, 25 nm, 40 nm, 55 nm und 70 nm. Um schließlich noch den Einfluss der Haftschrift (die bei Platin als Top-Elektrode i. d. R. notwendig ist) zu untersuchen, wurde noch ein Al/TiO<sub>2</sub>/Al-Wafer mit ca. 40 nm Oxid hergestellt, bei dem zwischen dem Titandioxid und der Aluminium-Top-Elektrode noch eine etwa 5 nm Titanschicht eingefügt wurde (die gleiche Haftschrift, wie sie bei Platin als Top-Elektroden-Material verwendet wird, nur, dass sie bei Aluminium nicht nötig gewesen wäre). Dieser Wafer soll hier als Al/Ti/TiO<sub>2</sub>/Al-Wafer bezeichnet werden.

Diese Wafer wurden ähnlich wie die bereits vorgestellten hergestellt: Zuerst wurden auf oxidierte Wafer ca. 40 nm Aluminium gesputtert und strukturiert. Dann wurden die verschieden dicken Titandioxid-Schichten aufgesputtert und bei den Kontaktpads der Bottom-Elektrode geöffnet. Schließlich wurden entweder ca. 130 nm Aluminium (mit und ohne 5 nm Titan) oder 130 nm Platin (mit 5 nm Titan als Haftschrift) aufgesputtert und via Lift-off strukturiert.

---

<sup>12</sup>In [132] wurden gleich die spezifischen Widerstände angegeben. Die Flächenwiderstände sind den Messdaten von Robert Jacumet entnommen.



**Abbildung 4.8.:** Mikroskopbilder von fertigen Strukturen des Pt/TiO<sub>2</sub>/Al-Wafers. (a) zeigt ein Hellfeld-Mikroskopbild, (b) ein Dunkelfeld-Mikroskopbild und (c) und (d) Differentialinterferenzkontrast (DIC)-Mikroskopbilder in zwei Vergrößerungen. Die Bilder wurden zusammen mit Waltraud Hell (EMFT) aufgenommen.

# 5. Elektrische Charakterisierung des Schaltverhaltens

Dieser Abschnitt soll sich mit den rein elektrischen Messungen befassen und diese für verschiedene Proben gegenüberstellen. Dies bildet nicht nur die Grundlage für Abschnitt 6, der die thermischen Eigenschaften beleuchtet, sondern auch für Abschnitt 7, in dem die verantwortlichen Mechanismen diskutiert werden.

## 5.1. Einfluss der Elektrodenkombinationen

Ein sehr wichtiger Parameter, der das elektrische Schaltverhalten von Memristoren mit einer M-I-M-Struktur beeinflusst bzw. bestimmt, ist neben dem verwendeten Isolator das verwendete Elektrodenmaterial. Es wurden, wie in Abschnitt 4 erläutert, Proben mit verschiedenen hergestellten Titandioxiden und unterschiedlichen Elektrodenmaterialien hergestellt, deren elektrische Eigenschaften untersucht wurden. Die Ergebnisse dessen sollen im Folgenden dargestellt werden.


### 5.1.1. Die Al/TiO<sub>2</sub>/Cu-Teststrukturen

Um zu Beginn dieser Arbeit das optimale Materialsystem zu ermitteln, wurden zwei Testwafer mit Teststrukturen (wie in Abschnitt 4 und Anhang A und B beschrieben) hergestellt. Der eine Testwafer besaß Kupfer und der andere Aluminium als Bottom-Elektrode, beide jedoch Titandioxid als Isolator und Aluminium als Top-Elektrode. Kennlinien solch eines Memristors, der als Bottom-Elektrode Kupfer und als Top-Elektrode Aluminium besitzt, zeigt Abbildung 5.1 (die Padfläche beträgt hier  $25 \times 350 \mu\text{m}^2$ ).<sup>1</sup>

Dabei wurde beim Forming-Vorgang (also beim ersten Spannungsanlegen) die Spannung an der Top-Elektrode von 0 V bis  $-4$  V verfahren, wobei eine Strombegrenzung von  $-100$  mA gesetzt wurde (daher ist auch in Abbildung 5.1a nicht der gesamte Bereich bis  $-4$  V gezeigt). Bei den Sweeps (Abbildung 5.1b) wurde die Spannung an der Top-Elektrode von  $-1,5$  V bis 1 V und wieder nach  $-1,5$  V zurück verfahren, wobei auch hier

---

<sup>1</sup>Da es sich hier um allererste Messungen im Rahmen dieser Dissertation handelt, die hauptsächlich zur Findung des Materialsystems dienen sollten, weicht die exakte Mess-Systematik noch von der später verwendeten ab. So wurde beispielsweise, wie im Fließtext erklärt, von  $-1,5$  V an gesweept und nicht wie in späteren Abschnitten dieser Arbeit in der Regel von 0 V ausgehend.




**Abbildung 5.1.: Elektrische Kennlinien der Al/TiO<sub>2</sub>/Cu-Teststrukturen.** (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt den 1., 2., 3. und 20. Sweep nach dem Forming, (c) die Widerstandsentwicklung für HRS und LRS abhängig von der Sweepnummer und (d) das sich daraus ergebende Verhältnis aus HRS und LRS für einen Al/TiO<sub>2</sub>/Cu-Memristor.

eine Strombegrenzung von  $\pm 100$  mA verwendet wurde. Um den Graphen übersichtlich zu gestalten, werden hier nur die ersten drei und der 20. Sweep gezeigt. Die Widerstände aller 20 Sweeps (je Hin- (HRS) und Rück-Teil-Sweep (LRS) punktuell bei 251,5 mV ausgewertet) stellt Abbildung 5.1c dar und Abbildung 5.1d das Verhältnis von HRS zu LRS.


Es lässt sich eine sehr deutliche Degradierung des Memristors im Laufe der Sweeps feststellen (das Widerstandsverhältnis HRS zu LRS nimmt kontinuierlich ab).

5.1.2. Die Al/TiO<sub>2</sub>/Al-Teststrukturen


Diese im vorherigen Abschnitt festgestellte sehr schnelle Degradierung ist beim zweiten als Teststrukturen untersuchten Materialsystem mit zwei Aluminium-Elektroden nicht so festzustellen, wie Abbildung 5.2 zeigt (die Padfläche beträgt auch hier  $25 \times 350 \mu\text{m}^2$ ).




(a) Forming



(b) Sweeps



(c) Entwicklung des Widerstands



(d) Entwicklung des Widerstandsverhältnisses

**Abbildung 5.2.: Elektrische Kennlinien der Al/TiO<sub>2</sub>/Al-Teststrukturen.** (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt den 1., 2., 3., 11., 12. und 13. Sweep nach dem Forming, (c) die Widerstands-entwicklung für HRS und LRS abhängig von der Sweepnummer und (d) das sich daraus ergebende Verhältnis aus HRS und LRS für einen Al/TiO<sub>2</sub>/Al-Memristor.

Für das Forming wurde die Spannung der Top-Elektrode von 0 V bis  $-3$  V gesweept. Ein Sweep wurde hier in zwei halbe Sweeps geteilt: Zunächst wurde von 0 V bis zur Maximalspannung und wieder zurück bis 0 V gesweept. Der zweite Teil des Sweeps ging von 0 V bis zur Minimalspannung, wobei im negativen Spannungsbereich eine Strom-

begrenzung von  $-10$  mA gesetzt wurde.<sup>2</sup> Abbildung 5.2c und d zeigen bei  $150$  mV ausgewertet den HRS und LRS, sowie das Verhältnis daraus für dieses Bauteil. Auffällig ist, dass sich die Al/TiO<sub>2</sub>/Al-Memristoren nach ein paar Sweeps zu stabilisieren scheinen und danach deutlich stabiler zu sein scheinen, als die Al/TiO<sub>2</sub>/Cu-Memristoren.<sup>3</sup>

### 5.1.3. Al/TiO<sub>2</sub>/Al-Memristoren

Nach den Ergebnissen der letzten beiden Abschnitte wurden Al/TiO<sub>2</sub>/Al-Memristoren mit drei unterschiedlich produzierten Titandioxiden hergestellt und untersucht. Eine Übersicht der elektrischen Charakterisierung dieser Memristoren soll im Folgenden gegeben werden.

#### 5.1.3.1. Die Strukturen mit Oxid vom metallischen Target


Zunächst werden die Ergebnisse der Memristoren, die Oxid vom metallischen Target besitzen, gezeigt. Hierbei ist zu beachten, dass, wie in Abschnitt 4 erläutert, vermutlich bei der Strukturierung der Top-Elektrode partiell durch das Titandioxid hindurch geätzt wurde und die Bottom-Elektrode beschädigt wurde. Das könnte erklären, weshalb zwar ein Schalten ohne schnelle Degradierung möglich war, aber dennoch die Kurven nicht sonderlich stabil waren, wie Abbildung 5.3 beispielhaft zeigt.

Abbildung 5.3a zeigt halblogarithmisch den Forming-Prozess, wobei von bis  $-7,5$  V bei einer Strombegrenzung von  $20$  mA gesweept wurde. Bei ca.  $-3,2$  V kann deutlich ein Knick der Kurve festgestellt werden. Abbildung 5.3b zeigt beispielhaft die ersten zwölf Sweeps (zwischen  $-3,5$  V und  $1,2$  V bei einer Strombegrenzung von  $-20$  mA) nach dem Forming des Bauelements. Die Sweeps sind wieder in zwei Teilsweeps aufgeteilt, um in einer Richtung eine Strombegrenzung zu realisieren, wohingegen in der anderen Richtung diese ausreichend hoch gesetzt wurde, damit sie nicht zu Tragen kam. Was deutlich zu erkennen ist, ist, dass wie soeben beschrieben das Bauteil zwar zuverlässig schaltet, allerdings mit einer deutlichen Varianz. Bei einigen (hier in diesem Beispiel vor Allem späteren) negativen Teilsweeps schaltete der Widerstand beim Zurücksweepen sogar in eine Art Zwischenzustand, was hier dazu führte, dass im positiven Spannungsbereich das Bauelement nicht mehr so abrupt in den HRS schaltete, sondern analoger. Abbildung 5.3c zeigt LRS und HRS bei  $50$  mV (LRS),


<sup>2</sup>Dieses Vorgehen, den Sweep in zwei halbe Sweeps aufzuteilen, hatte dabei den Vorteil, dass im hier negativen Bereich eine Strombegrenzung verwendet werden konnte, während im hier positiven Bereich darauf verzichtet werden konnte. Die Minimal- und Maximalspannungen wurden dabei von Sweep zu Sweep angepasst, um das Bauteil möglichst schonend zu behandeln.

<sup>3</sup>Auch wenn die Messbedingungen in den hier gezeigten Beispielen nicht identisch waren, konnte in den Experimenten auch bei anderen Bedingungen eine Stabilisierung der Al/TiO<sub>2</sub>/Cu-Memristoren nicht erreicht werden, während dies bei den Al/TiO<sub>2</sub>/Al-Memristoren gelang. Aus diesem Grund wurde der Fokus dieser Arbeit nicht auf Kupfer, sondern zunächst auf Aluminium als Elektrodenmaterial gelegt.







(a) Forming



(b) Sweeps



(c) Entwicklung des Widerstands




(d) Entwicklung des Widerstandsverhältnisses

**Abbildung 5.3.:** Elektrische Kennlinien der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target. (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die ersten zwölf Sweeps, (c) HRS und LRS und (d) HRS/LRS.


bzw. 60 mV (HRS) ausgewertet und Abbildung 5.3d das Verhältnis aus beiden. Der LRS lag hier zwischen ca. 26 Ω und ca. 224 Ω, der HRS zwischen ca. 546 Ω und ca. 7,3 kΩ und HRS/LRS zwischen 3,5 und 252. Die verwendete Fläche des Memristors war 2500 μm<sup>2</sup>.

Eine Besonderheit, die sich bei diesen Al/TiO<sub>2</sub>/Al-Memristoren häufiger zeigt, ist die in Abbildung 5.4 dargestellte Mischform aus digitalem und analogem Schaltverhalten: Abbildung 5.4a zeigt vier aufeinanderfolgende Sweeps (zwischen -2,0 V und 1,0 V bei einer Strombegrenzung von -20 mA) eines anderen als in Abbildung 5.3 gezeigten Al/TiO<sub>2</sub>/Al-Memristors (Fläche 10000 μm<sup>2</sup>, auf dem selben Wafer), nachdem dieser mehrmals geschaltet wurde, und Abbildung 5.4b zeigt halblogarithmisch angetragen den 4. Sweep daraus. Es lässt sich neben der gerade beschriebenen Instabilität (beim

letzten gezeigten negativen Teilsweep schaltet das Bauelement beim Zurücksweepen sogar wieder in den HRS zurück) auch gut erkennen, dass bei einigen (hier in Abbildung 5.4b deutlich zu erkennen) Reset-Vorgängen nach einem digitalem Schalten noch ein analoger Bereich folgte, in dem sich der Widerstand kontinuierlich (bis auf ein überlagertes Rauschen / Zittern) erhöhte. Auch eher schrittweise Erhöhungen des Widerstandes (wie beispielsweise beim 3. positiven Teilsweep gut zu erkennen) waren dabei möglich.



(a) Vier aufeinanderfolgende Sweeps




(b) 4. positiver Teilsweep halblogarithmisch ange-tragen

**Abbildung 5.4.:** Weitere elektrische Kennlinien der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target. (a) zeigt vier aufeinanderfolgende Sweeps und (b) den 4. positiven Teilsweep daraus halblogarithmisch angetragen.

Diese Beobachtung deckt sich mit den in Abbildung 5.3 gezeigten Kennlinien, in welchen neben digitalen auch analoge Schaltvorgänge beobachtet werden konnten. Die möglichen Hintergründe zu diesem digitalen / analogen Mischverhalten werden in Abschnitt 7 diskutiert.

In Abbildung 5.3a kann bei ca.  $-3,2$  V ein Knick in der Kennlinie erkannt werden. Um diesen Effekt näher zu untersuchen, wurde ein anderer Memristor (Fläche  $400 \mu\text{m}^2$ ) wie folgt geformt: Zuerst wurde ein Sweep von  $0$  V bis  $-2$  V und wieder auf  $0$  V zurück durchgeführt. Dies wurde immer wieder wiederholt, nur, dass die betragsmäßige Maximalspannung betragsmäßig immer weiter erhöht wurde. Die Strombegrenzung betrug  $-20$  mA. Abbildung 5.5 zeigt die Ergebnisse dieses Experiments.


Abbildung 5.5a zeigt den Überblick des so durchgeführten Forming-Vorgangs. Abbildung 5.5b zeigt eine Vergrößerung auf den Knickbereich (in diesem Fall bei ca.  $-3,1$  V). Es ist deutlich zu erkennen, dass sich der Widerstand nicht-reversibel ändert, abhängig von der Maximalspannung. Abbildung 5.5c zeigt weiter vergrößert diesen



**Abbildung 5.5.: Untersuchungen zum Knick der Formingkennlinie der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target.** (a) zeigt den Überblick des hier durchgeführten Forming-Vorgangs, (b) eine Vergrößerung, (c) eine weitere Vergrößerung mit den Stromwerten bei der betragsmäßigen Maximalspannung und (d) die Entwicklung des Widerstands abhängig von der betragsmäßigen Maximalspannung. (a)-(c) sind halblogarithmisch angetragen.

Bereich. Die Werte bei den entsprechenden (betragsmäßigen) Maximalwerten sind zusätzlich separat eingezeichnet. Dies entspricht ungefähr der Kurve, die man bei einem Forming-Vorgang mittels einmaligem Sweepen erhalten sollte. Abbildung 5.5d zeigt schließlich die Entwicklung des Widerstands bei  $-20$  mV abhängig von der zuvor angelegten Maximalspannung. Interessanterweise ändert sich der Widerstand nicht erst ab ca.  $-3,1$  V, sondern bereits davor ab ca.  $-2,4$  V. Es kann also hier eine nicht-reversible Änderung des Widerstands bereits deutlich vor der eigentlichen Forming-Spannung  $V_{\text{Form}}$ , bei der der Strom in die Strombegrenzung schaltet, festgestellt werden. Abbildung 5.6 zeigt grob die Verteilung der Forming-Spannung über den Wafer hinweg inklusive dem entsprechenden Histogramm. Die Fläche war  $100 \mu\text{m}^2$ , die


Strombegrenzung betrug  $-20$  mA. Der Mittelwert der Forming-Spannung liegt bei ca.  $-4,85$  V. Wie bereits in Abschnitt 4 untersucht, ist die Titandioxid-Schichtdicke oben (gegenüber des Flats) dicker als unten (nahe des Flats) – was die gezeigte Verteilung der Forming-Spannung erklärt (je dicker das Titandioxid ist, desto mehr Spannung ist für den Forming-Prozess erforderlich; siehe dazu auch Abschnitt 5.2).



**Abbildung 5.6.: Verteilung der Forming-Spannung der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target.** (a) zeigt farbcodiert die Verteilung der Forming-Spannung und (b) das dazugehörige Histogramm. Der schwarz markierte Chip lies sich bis  $-7,5$  V nicht formen und ist deshalb im Histogramm nicht berücksichtigt.

In Abbildung 5.3b konnte beobachtet werden, dass neben digitalem Schalten und digitalem Schalten mit analogem Nachschalten bei diesen Bauelementen noch das reine analoge Schalten existiert. Dieses war nicht so reproduzierbar erreichbar, auch wenn es bei vorsichtigem Forming, z. B. durch Stromeinprägen oder Abbruch bei Erreichen der Strombegrenzung und anschließender sanfterer Behandlung bei möglichst niedrigen Strömen und Spannungen etwas häufiger aufzutreten schien. Im Folgenden soll dieses reine analoge Schalt-Verhalten noch kurz etwas näher untersucht werden.

Für die in Abbildung 5.7 gezeigten Messungen wurde der Forming-Vorgang sofort bei Erreichen der Strombegrenzung ( $-40$  mA) abgebrochen (Abbildung 5.7a). Daraufhin konnten analoge Kennlinien beobachtet werden. Abbildung 5.7b zeigt einige aufeinanderfolgende Kennlinien daraus. Dabei ist zu bemerken, dass die Spannung sinusförmig mit  $V(t) = 0,6 \text{ V} \cdot \sin\left(\frac{2\pi}{60 \text{ s}} \cdot t\right)$  gesweeped wurde, wobei  $t$  die Zeit ist; also die Maximalspannungen bis zu welchen gesweeped wurde  $\pm 0,6$  V und die Periodendauer 60 s betragen. Die Fläche betrug  $400 \mu\text{m}^2$ .



**Abbildung 5.7.:** Reines analoges Schaltverhalten der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target. (a) zeigt den Forming-Vorgang (CC bezeichnet die Strombegrenzung bei  $-40$  mA) und (b) das reine analoge Schaltverhalten, das damit erzeugt werden konnte.


Diese Kurven erinnern an das von Chua und Kang [38] postulierte Verhalten eines idealen Memristors.<sup>4</sup> Demnach müsste aber der Widerstand auch von der Zeit, über die die Spannung anlag, abhängen.

Um dies zu untersuchen, wurden die in Abbildung 5.8 gezeigten Messungen durchgeführt.<sup>5</sup>

Hierbei wurde nach Forming durch Stromeinprägen (Abbildung 5.8a, in positiver Stromrichtung bis  $4$  mA und zurück auf  $0$  A) und vorsichtigem Einfahren die Spannung zunächst wie in dem zusätzlichen Graphen in Abbildung 5.8b gezeigt innerhalb von ca.  $4,5$  s auf  $1$  V und dann wieder innerhalb von ca.  $4,5$  s auf  $0$  V zurückgesweept (Periodendauer  $T \approx 9$  s). Dann wurde wieder auf  $1$  V und zurück auf  $0$  V gesweept, diesmal jedoch mit  $T \approx 42$  s. Dies wurde noch zwei weitere Male mit  $T \approx 42$  s wiederholt. Der Widerstand änderte sich dabei abhängig von  $T$  (der Stromunterschied der ersten beiden Kurven ist ungefähr gleich, bei den weiteren nimmt dieser immer weiter ab). Tatsächlich hängt der Widerstand (bei  $50$  mV ausgewertet) von den Zeitintegralen über der Spannung bzw. den Strom ab (siehe Abbildung 5.8c und d).

<sup>4</sup>Natürlich weichen die Kurven vom Idealfall mehr oder weniger ab. Hier soll es vielmehr darum gehen, die Gemeinsamkeiten mit einem idealen Memristor aufzuzeigen, auch wenn es sich hier vermutlich nicht wirklich um einen solchen gehandelt haben dürfte.

<sup>5</sup>Als untersuchte Struktur wurde hier ein Memristor verwendet, der in Anhang A.1.2.1 mit einem M beschriftet wurde. Bei diesem Design befand sich vermutlich ein kleiner zusätzlicher Widerstand in Serie. Die Fläche betrug  $900 \mu\text{m}^2$ .




**Abbildung 5.8.:** Zeitintegralabhängiges analoges Schaltverhalten der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target. (a) zeigt den Forming-Prozess, wobei der Strom (auf der Ordinate angetragen) von  $10^{-5}$  A auf  $4 \cdot 10^{-3}$  A und wieder zurück durchgeführt wurde, (b) die aufgenommenen Kennlinien mit dem verwendeten Spannungs-Sweep, (c) trägt den bei 50 mV ausgewerteten Widerstand gegen  $\int_0^t V(\tau) d\tau$  und (d) gegen  $\int_0^t I(\tau) d\tau$  an (in den Abbildungen wurde der Übersichtlichkeit halber die Integrale vereinfacht mit  $\int V dt$ , bzw.  $\int I dt$  abgekürzt).

### 5.1.3.2. Die Strukturen mit Oxid vom metallischen Target bei niedrigerem Druck

Um das Verhalten der Al/TiO<sub>2</sub>/Al-Memristoren genauer zu untersuchen, wurden Memristoren hergestellt, deren Oxid mit einem leicht anderen Sputter-Prozess (s. Abschnitt 4) hergestellt worden waren; ebenso wurde die Strukturierung der Top-Elektrode verändert, um einen Einfluss der Strukturierung auf das Titandioxid oder die Bottom-Elektrode zu vermeiden (s. Abschnitt 4 und Anhang B). Diese Al/TiO<sub>2</sub>/Al-Memristoren hat im Rahmen einer Bachelorarbeit [132] Robert Jacumet vermessen.

Dieser Abschnitt stellt einige seiner Messungen, Ergebnisse und Ideen vor.<sup>6</sup>

Abbildung 5.9 zeigt das Verhalten der hier vermessenen Al/TiO<sub>2</sub>/Al-Memristoren.



**Abbildung 5.9.:** Elektrische Kennlinien der zweiten Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target. (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die ersten 50 Sweeps, (c) HRS und LRS und (d) HRS/LRS. Die Farbskala in (b) ordnet den Kurven die entsprechende Sweepnummer zu. Die Messungen wurden von Robert Jacumet durchgeführt. Nach [132].

Beim Forming-Vorgang wurde von 0 V bis  $-7$  V gesweept und die Strombegrenzung betrug  $-4$  mA. Die Memristor-Fläche betrug  $60 \mu\text{m}^2$ . Im Vergleich zu den bisher gezeigten Forming-Kurven ergibt sich interessanterweise ein völlig anderer Anstieg vor dem eigentlichen Formen. Bei den Sweeps wurde der negative Teilsweep bis  $-2,5$  V (außer beim ersten Sweep - dort wurde bis  $-3$  V gesweept) bei einer Strombegrenzung

<sup>6</sup>Die Messungen wurden von Robert Jacumet durchgeführt und ausgewertet. Für die hier gezeigten Graphen wurden einige der von ihm bereits ausgewerteten Ergebnisse neu geplottet. Die Messungen und Auswertungen wurden hierfür freundlicherweise von ihm zur Verfügung gestellt.

von  $-1$  mA und wieder auf  $0$  V zurückgesweept. Beim positiven Teilsweep war die Maximalspannung hier  $1,2$  V (außer beim ersten Sweep – hier wurde nur bis  $0,8$  V gesweept).<sup>7</sup> Es lässt sich ein deutlich stabileres Verhalten feststellen als bei den bisher gezeigten Al/TiO<sub>2</sub>/Al-Memristoren. Dies lässt sich entsprechend auch in der Entwicklung der HRSs und LRSs (Abbildung 5.9c, bei  $20$  mV ausgewertet) gut erkennen. Das Verhältnis der beiden Widerstände zeigt Abbildung 5.9d. Hier ist gut zu erkennen, dass das Widerstandsverhältnis stets über  $4000$  (genauer ausgewertet sogar  $4642$ ) ist.<sup>8</sup>

Ein durchaus wichtiger und interessanter Vorgang ist der Forming-Vorgang. Abbildung 5.10 zeigt die Verteilung der Forming-Spannungen und -Kurven über den Wafer hinweg (bei einer Memristor-Fläche von  $60 \mu\text{m}^2$ ).

Abbildung 5.10c zeigt die Kurven, die aufgenommen wurden, um daraus die Forming-Spannungen zu extrahieren und in Abbildung 5.10a farbcodiert den entsprechenden Positionen auf dem Wafer zuzuordnen, bzw. in Abbildung 5.10b als Histogramm darzustellen. Abbildung 5.10d zeigt schließlich die Verteilung von  $150$  Forming-Vorgängen über den Wafer hinweg verteilt (wobei ca. die Hälfte der geformten Memristoren nahe der Wafermitte war).[132]


Bei genauerer Betrachtung von Abbildung 5.9b fällt auf, dass sich nach dem digitalen Schalten in einen hochohmigen Zustand der fließende Strom mit zunehmender Spannung immer weiter verringert. Abbildung 5.11a zeigt halblogarithmisch angetragen einen positiven Sweep. Für diesen Effekt, der hier [132] entsprechend als Nachschalten bezeichnet werden soll, wurden drei Punkte definiert: Der maximale Strom (A), der Stromwert knapp nach dem digitalen Schalten (B) und der Strom, der beim Zurücksweepen bei der Spannung von B fließt (C). Diese Punkte werden in Abbildung 5.11a zusätzlich veranschaulicht. Die so ermittelten Ströme in den Punkten A, B und C sind zwar nicht bei den identischen Spannungen aufgenommen worden (da dies alleine schon bei einer einzigen Messung zwischen A und B so nicht möglich ist), jedoch sollte so zumindest eine qualitative Interpretation möglich sein. Abbildung 5.11b zeigt die Auswertung in diesen Punkten von den in Abbildung 5.9b gezeigten Sweeps.[132]

Abbildung 5.11b zeigt die Ströme in den Punkten A, B und C abhängig von der Sweepnummer. Um zu untersuchen, wie diese Punkte von der im positiven Teilsweep verwendeten Maximalspannung abhängen, wurden pro Maximalspannung  $18$  Messungen (an mehreren Memristoren) durchgeführt, die Ströme in den Punkten A, B und C gemessen und der Abfall in Dekaden (also  $\lg\left(\frac{I_A}{I_B}\right)$ , bzw.  $\lg\left(\frac{I_B}{I_C}\right)$ , wobei  $I_X$

<sup>7</sup>Diese Werte entstammen teils [132], teils wurden sie den Datensätzen entnommen.


<sup>8</sup>In [132] findet sich ein minimal abweichender Wert ( $4676$ ). Eventuell wurde hier mit den Werten des negativen Sweeps gerechnet. Das könnte auch die minimal unterschiedliche Kurve der HRS' erklären (im Vergleich zu [132]). Auch, dass die hier und in [132] gezeigten Werte und Graphen sehr ähnlich sind, spricht für diese These.






**Abbildung 5.10.: Verteilung der Forming-Spannungen und -Kurven der zweiten Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target.** (a) zeigt ein Mapping der Forming-Spannungen über den Wafer hinweg und (b) das dazugehörige Histogramm. (c) zeigt die Forming-Kurven des Mappings. (d) zeigt die Verteilung der Forming-Spannung von 150 Forming-Vorgängen. Die Messungen wurden von Robert Jacumet durchgeführt. Nach [132].

den Strom im Punkt X repräsentiert und  $\lg$  den Zehnerlogarithmus) errechnet. Diese Ergebnisse zeigt Abbildung 5.11c inklusive der Standardabweichungen. Es ist deutlich zu erkennen, dass das Nachschalten umso größer ist, je weiter gesweept wurde, während der Abfall durch das digitale Schalten nur leicht mit der Maximalspannung steigt. Abbildung 5.11d zeigt schließlich die Abhängigkeit des Widerstandsverhältnisses bei 20 mV ausgewertet der jeweils 18 ausgewerteten Memristoren. Auch hier ist eine entsprechende Abhängigkeit von der Maximalspannung zu erkennen – je höher diese gewählt wurde, desto höher ist das resultierende Verhältnis.[132]



(a) Halblogarithmisch angetragener positiver Teilsweep mit den Punkten A, B und C (b) Entwicklung der Ströme in den Punkten A, B und C




(c) Abhängigkeit der Abfälle A  $\rightarrow$  B und B  $\rightarrow$  C von der maximalen Spannung (d) HRS/LRS in Abhängigkeit von der maximalen Spannung

**Abbildung 5.11.: Nachschalten der zweiten Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target.** (a) zeigt einen beispielhaften positiven Teilsweep halblogarithmisch angetragen mit den verwendeten Punkten A, B, und C, an denen die Ströme ausgewertet wurden. (b) zeigt diese Ströme abhängig von der Sweepnummer der in Abbildung 5.9b gezeigten Sweeps. (c) zeigt den Abfall des Stroms von A zu B und von B zu C abhängig von der Spannung bis zu welcher im positiven Teilsweep gesweept wurde, in Dekaden von je 18 Messungen. (d) zeigt das Verhältnis von HRS zu LRS ebenfalls abhängig von der Maximalspannung. Die Fehlerbalken in (c) und (d) geben die Standardabweichung an. Die Memristor-Fläche betrug  $60 \mu\text{m}^2$ . Die Messungen wurden von Robert Jacumet durchgeführt. Nach [132].


Eine weitere Frage, die in [132] untersucht wurde, ist die Frage, wie sich die Memristoren hinsichtlich Performance und Endurance<sup>9</sup> verhalten. Dazu wurden die in

<sup>9</sup>Englisch für Ausdauer. Im konkreten Fall bedeutet das, dass der Memristor immer wieder geschaltet wird. Dabei werden neben den Kennlinien vor Allem die Widerstände aufgezeichnet und abhängig von der Sweepnummer angetragen. So kann festgestellt werden, wie lange das untersuchte Bauelement betrieben werden kann, bevor es sein Verhalten ändert oder ausfällt.


Abbildung 5.12 dargestellten Messungen durchgeführt.




(a) Sweeps



(b) Entwicklung der Ströme in den Punkten A, B und C



(c) Entwicklung der Widerstände



(d) Entwicklung des Widerstandsverhältnisses

**Abbildung 5.12.: Verhalten der zweiten Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target bei verringerter Maximalspannung.** (a) zeigt 147 Sweeps bei einer auf 0,6 V verringerten Maximalspannung, (b) die entsprechenden in den Punkten A, B und C (wie in Abbildung 5.11a definiert) fließenden Ströme, (c) HRS und LRS und (d) HRS/LRS. Die Memristor-Fläche betrug 60 μm<sup>2</sup>. Die Messungen wurden von Robert Jacumet durchgeführt. Nach [132].

Hierbei wurden nach dem Forming zwei Sweeps (hier nicht gezeigt) mit anderen Parametern durchgeführt (weswegen die Skala in Abbildung 5.12a bei Sweepnummer 3 beginnt) und dann von 0 V bis  $-3$  V, wieder auf 0 V, dann bis 0,6 V und wieder bis 0 V zurückgesweept, wobei die Sweepgeschwindigkeit zwischen 0,4 V und 0,6 V reduziert wurde. Verwendet wurde eine Strombegrenzung von  $-2$  mA. Abbildung 5.12a zeigt die so gewonnenen Kurven, Abbildung 5.12b die Entwicklung der Ströme in den Punkten A, B und C, Abbildung 5.12c die Entwicklung der HRS' und LRS' (wieder bei 20 mV ausgewertet) und Abbildung 5.12d die Entwicklung des Verhältnisses daraus

(alles ohne die ersten beiden Sweeps mit anderen Parametern). Es lässt sich deutlich eine stärker ausgeprägte Streuung im Vergleich zu den bisherigen Messungen dieses Abschnittes erkennen. Gleichzeitig konnten auf diese Weise statt maximal 52 Sweeps bis zu 151 Sweeps durchgeführt werden, ehe das Bauteil ausfiel.[132]

Diese Ergebnisse sind quantitativ in Tabelle 5.1 zusammengefasst.

$V_{\max}$	$N_{\max}$	$V_{\text{Reset}}$	$V_{\text{Set}}$	A→B	B→C
0,6 V	151	(0,19±0,03) V	(−1,62±0,40) V	(1,38±0,43) dec	(2,28±0,65) dec
1,2 V	52	(0,20±0,02) V	(−1,76±0,17) V	(1,41±0,28) dec	(3,13±0,46) dec
$V_{\max}$	LRS	HRS	HRS/LRS	Min HRS/LRS	$\Delta R$
0,6 V	(39±13) $\Omega$	(0,88±1,16) M $\Omega$	(2,25±3,06) $10^4$	304	100 $\Omega$ –12,1 k $\Omega$
1,2 V	(43±5) $\Omega$	(4,69±5,15) M $\Omega$	(1,13±1,25) $10^5$	4676*	59 $\Omega$ –228 k $\Omega$


**Tabelle 5.1.: Überblick über die Performance der zweiten Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target abhängig von der Maximalspannung.** Es sind die Maximalanzahl der beobachteten Sweeps  $N_{\max}$ ,  $V_{\text{Reset}}$  (also die Spannung, bei der in positiver Richtung das digitale Schalten auftritt),  $V_{\text{Set}}$  (also die Spannung, bei der in negativer Richtung der Widerstand in den LRS schaltet), Abfall A→B, Abfall B→C, LRS, HRS, HRS/LRS, das minimale beobachtete Verhältnis HRS/LRS und die Lücke zwischen LRS und HRS ( $\Delta R$ ) abhängig von der maximalen Spannung  $V_{\max}$  aufgelistet. Bei Angaben der Form  $(x\pm y)$  z gibt x den Mittelwert, y die Standardabweichung und z die Einheit an. Die Memristor-Fläche betrug 60  $\mu\text{m}^2$ . Diese Tabelle wurde (mit anderen Bezeichnungen / Formatierungen) [132] entnommen. In der Originaltabelle wurden statt der maximalen Anzahl an Sweeps die maximale Anzahl an Schaltvorgängen angegeben – dies wurde entsprechend umgerechnet (1 Sweep enthält 2 Schaltvorgänge); beim LRS wurde anders gerundet. Der mit einem \* markierte Wert sollte womöglich 4642 entsprechen (siehe Fußnote 8 auf Seite 54).

Bisher wurde der Geschwindigkeit mit der gesweept wurde wenig Beachtung geschenkt, jedoch kann sie durchaus eine Rolle spielen (wie beispielsweise in Abschnitt 5.1.4.1 gezeigt wird). Bei den in diesem Abschnitt untersuchten Al/TiO<sub>2</sub>/Al-Memristoren konnte jedoch (zumindest im hier untersuchten Bereich) keine nennenswerte Abhängigkeit der Widerstände oder der Reset-Spannungen<sup>10</sup> auf die Sweep-Geschwindigkeit beobachtet werden, wie Abbildung 5.13 zeigt. Die Widerstände dieser Memristoren ließen sich eher durch die verwendeten Spannungen einstellen.<sup>11</sup>[132]

Hierbei wurde die Sweep-Geschwindigkeit durch unterschiedliche Schrittweiten des positiven Sweeps eingestellt. Gezeigt ist der Mittelwert aus fünf aufeinanderfolgenden Sweeps mit der zugehörigen Standardabweichung. Die Widerstandswerte wurden bei 40 mV ausgewertet. Für die positiven Sweeps wurde stets eine Maximalspannung von 1,2 V gewählt und die negativen wurden immer gleich schnell (mit ca. 465  $\frac{\text{mV}}{\text{s}}$ ) von 0 V bis −2,5 V und wieder zurück mit einer Strombegrenzung von −1 mA gesweept. Die Sweep-Geschwindigkeiten der positiven Teilsweeps bewegten sich dabei zwischen ca. 23  $\frac{\text{mV}}{\text{s}}$  und ca. 770  $\frac{\text{mV}}{\text{s}}$ . [132]


<sup>10</sup>In diesem Fall streng genommen die Abhängigkeit der jeweiligen Spannungswerte direkt vor dem Reset-Vorgang.

<sup>11</sup>Allerdings könnte auch der Messbereich zu gering, bzw. die Streuung zu hoch oder z. B. die Sweep-Geschwindigkeiten zu langsam gewesen sein, um eine deutliche Abhängigkeit zu erkennen.



**Abbildung 5.13.: Abhängigkeit der Widerstände und Reset-Spannungen von der Sweep-Geschwindigkeit der zweiten Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target.** (a) zeigt die Abhängigkeit der Widerstände abhängig von der Sweep-Geschwindigkeit und (b) die der Reset-Spannung. Die Memristor-Fläche betrug 60 μm<sup>2</sup>. Die Messungen wurden von Robert Jacumet durchgeführt. Frei nach [132].

Wie in Anhang A beschrieben, verfügen die hier verwendeten Chips über unterschiedliche Flächen. In [132] wurden ausschließlich Messungen von Memristoren mit der Fläche 60 μm<sup>2</sup> gezeigt, da das Verhalten bei dieser Größe am besten war.[132] Allerdings wurden von Robert Jacumet auch Messungen an Memristoren anderer Flächen durchgeführt und ausgewertet, deren Ergebnisse Abbildung 5.14 zeigt.



**Abbildung 5.14.: Abhängigkeit der Widerstände von den Memristor-Flächen der zweiten Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target.** Die Messungen wurden von Robert Jacumet durchgeführt.

Es sind die Messpunkte von je zwei Teilsweeps zu sehen – einmal bei 20 mV im positiven Bereich ausgewertet (volle Kreise) und einmal im negativen Bereich bei


–20 mV ausgewertet (Kreise ohne Füllung). Gesweept wurde bis 0,7 V, bzw. –3,5 V mit einer Strombegrenzung von –3 mA (nach Einfahren der Memristoren bei u. U. anderen Parametern). Der HRS sinkt dabei mit höherer Fläche, während der LRS tendenziell konstant bleibt.

Bis hierher wurde stets die Strombegrenzung im negativen Bereich gesetzt, sodass das Bauelement im positiven Bereich in den HRS und im negativen Bereich in den LRS schaltete. Die hier untersuchten Al/TiO<sub>2</sub>/Al-Memristoren sind an sich zwar symmetrisch aufgebaut, dennoch könnten sich Asymmetrien in der Struktur befinden, z. B. könnte die Bottom-Elektroden-Grenzfläche anders oxidiert sein als die Top-Elektroden-Grenzfläche zum Titandioxid, da sich beim Sputtern der TiO<sub>2</sub>-Schicht Sauerstoff im Plasma befindet, beim Sputtern der Aluminium-Elektroden hingegen nicht. Daher könnte die Bottom-Elektrode u. U. leicht anoxidieren, während bei der Top-Elektroden-TiO<sub>2</sub>-Grenzschicht ein anderer Fall vorliegt. Um zu untersuchen, ob sich diese Memristoren in beiden Betriebsrichtungen (positiv = Reset, negativ = Set im Vergleich zu negativ = Reset, positiv = Set) ähnlich verhalten, wurden die in Abbildung 5.15 gezeigten Messungen durchgeführt. Diese wurden anders als die Messungen von Robert Jacumet mit dem Aufbau für Temperatur-Messungen (s. Abschnitt 3.3.2) durchgeführt.

Hierbei wurde für das Forming in positiver Richtung mit einer Strombegrenzung von 4 mA bis 7 V und wieder zurück auf 0 V gesweept. Die ersten beiden Sweeps erfolgten mit einer Strombegrenzung von 3 mA, die weiteren hier gezeigten dann mit 2 mA. Es wurde von 0 V bis –0,5 V bis 0 V und von 0 V bis 2,5 V bis 0 V gesweept. In den negativen Teilsweeps kann wieder deutlich ein digitales Schalten gefolgt von einem analogen Schalten erkannt werden. Hier war auch gut eine Eigenschaft der Al/TiO<sub>2</sub>/Al-Memristoren zu erkennen, die auch in anderen Messungen ab und zu beobachtet werden konnte: In der kurzen spannungsfreien Zeit zwischen dem 8. negativen und 8. positiven Teilsweep schaltete der Memristor von selbst in einen niederohmigen Zustand, der allerdings nicht bedeutete, dass dieses Bauteil ausgefallen wäre. Es ließ sich danach noch ganz normal weiterschalten. Die zugehörigen Graphen (Abbildung 5.15c und d), die die Entwicklung der Widerstände (bei –20 mV ausgewertet) zeigen, zeigen auch hier ein stabiles Verhalten (nur muss das spontane Schalten, das hier nicht zu sehen ist, da im negativen Teilsweep ausgewertet wurde, berücksichtigt werden). Der LRS lag bei durchschnittlich ca. 47 Ω, der HRS bei ca. 5,1 kΩ und HRS/LRS bei ca. 110.


### 5.1.3.3. Die Strukturen mit Oxid vom oxidischen Target

Als dritte memristive Schicht wurde das in Abschnitt 4.1.3 beschriebene Titandioxid vom metallischen Target hergestellt und es wurden unter Anderem ebenfalls Al/TiO<sub>2</sub>/Al-Memristoren damit produziert. Abbildung 5.16 zeigt exemplarisch die Kennlinien und Widerstandsentwicklungen über mehrere Sweeps dieser Memristoren.



**Abbildung 5.15.:** Elektrische Kennlinien der zweiten Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target bei negativem Reset. (a) zeigt halblogarithmisch den Forming-Vorgang (hier unter positiver Spannung), (b) zeigt sieben aufeinanderfolgende Sweeps, (c) HRS und LRS und (d) HRS/LRS. Die Memristor-Fläche betrug 25  $\mu\text{m}^2$ .

Beim Forming-Vorgang (bis  $-7$  V und zurück auf  $0$  V bei einer Strombegrenzung von  $-4$  mA) können zwei kurze Einbrüche des Stroms vor Erreichen der Forming-Spannung festgestellt werden. Bei den Sweeps ist nach dem ersten Schalten zunächst ein relativ verrauschtes Schalten beobachtbar, bevor dieses dann in ein tendenziell analoges, weniger stark verrauschtes Schaltverhalten übergeht. Dies ist auch in den Widerstandsentwicklungen erkennbar (ausgewertet bei  $20$  mV), die sich auf ca.  $306$   $\Omega$  als LRS und  $831$   $\Omega$  als HRS als Durchschnitte der letzten drei Werte einfinden. Dabei ist aber auch gut zu erkennen, dass das Widerstandsverhältnis bei diesen letzten drei weniger verrauschten Sweeps geringer ist, als im stärker verrauschten Fall zuvor (vorher hatte HRS/LRS zwischen ca.  $4,6$  und  $537$  gelegen, dann bei durchschnittlich  $2,7$ ). Die Fläche betrug  $25$   $\mu\text{m}^2$  und es wurde zwischen  $-3,5$  V und  $0,8$  V bei einer Strombegrenzung




**Abbildung 5.16.: Elektrische Kennlinien der Al/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target bei positivem Reset.** (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die 14 darauf folgenden Sweeps (die Skala gibt die Nummern der Teilsweeps an), (c) HRS und LRS und (d) HRS/LRS.

von  $-2$  mA gesweept.

Auch hier wurde unter positiver Strombegrenzung ein anderes Bauelement des selben Chips vermessen. Diese Ergebnisse zeigt Abbildung 5.17. Auch hier war die Fläche  $25 \mu\text{m}^2$  groß. Die Maximalspannung beim Forming-Vorgang betrug  $9$  V bei  $4$  mA Strombegrenzung, die Sweeps bewegten sich zwischen  $-0,6$  V und  $3,5$  V bei einer Strombegrenzung von  $2$  mA.

Hier ist beim Forming-Vorgang ein verhältnismäßig langer Einbruch der Spannung vor dem eigentlichen Forming erkennbar. Bei den größeren Memristoren mit einer Fläche von  $60 \mu\text{m}^2$  (siehe auch Abbildung 5.18) konnte dieses Verhalten nicht beobachtet






**Abbildung 5.17.:** Elektrische Kennlinien der Al/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target bei negativem Reset. (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die 15 darauf folgenden Sweeps (die Skala gibt die Nummern der Teilsweeps an), (c) HRS und LRS und (d) HRS/LRS.

werden.<sup>12</sup> Das in Abbildung 5.17 beobachtete digitale Schaltverhalten war relativ stabil (die Widerstände wurden bei  $-20$  mV ausgewertet, der LRS lag hier bei durchschnittlich  $89 \Omega$ , der HRS bei  $667 \Omega$  und HRS/LRS lag zwischen ca. 5,7 und ca. 10,2 und durchschnittlich bei ca. 7,6), wobei es beim Vermessen dieser Strukturen auch unter positiver Strombegrenzung Memristoren gab, die sich nicht reproduzierbar schalten ließen. Was sich hingegen gut reproduzieren ließ, ist die unterschiedliche Forming-Spannung (also die Spannung, bei der beim Forming-Vorgang der Strom in die Begrenzung schaltete) abhängig vom Vorzeichen des Forming-Sweeps. Unter negativer Spannung betrug die Forming-Spannung  $-2,41$  V mit einer Standardabweichung von

<sup>12</sup>Woher dieses Verhalten herrührt, konnte im Rahmen dieser Arbeit nicht geklärt werden. Auffällig dabei war, dass vor (und auch direkt nach) dem Stromeinbruch mehr Strom floss, als bei den Memristoren mit  $60 \mu\text{m}^2$ .

0,07 V bei 3 geformten Memristoren der Fläche  $25 \mu\text{m}^2$  und unter positiver Spannung analog 4,55 V mit einer Standardabweichung von 0,62 V bei 4 geformten Memristoren, also betragsmäßig fast doppelt so hoch.

Ebenfalls wurden hier, wie bereits erwähnt, Memristoren mit  $60 \mu\text{m}^2$  Fläche vermessen (Abbildung 5.18 – Maximalspannung beim Forming  $-7 \text{ V}$  bei einer Strombegrenzung von  $-4 \text{ mA}$ , Sweeps zwischen  $-3,5 \text{ V}$  und  $1,3 \text{ V}$  bei einer Strombegrenzung von  $-2 \text{ mA}$ ). Dort war der Unterschied beim Forming ebenfalls deutlich:  $-3,28 \text{ V}$  (2 Memristoren) unter negativer Spannung und  $8,06 \text{ V}$  (3 Memristoren) unter positiver, also betragsmäßig fast 2,5 mal so viel.



**Abbildung 5.18.:** Elektrische Kennlinien der Al/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target bei positivem Reset mit  $60 \mu\text{m}^2$ . (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die 12 darauf folgenden Sweeps (die Skala gibt die Nummern der Teilsweeps an), (c) HRS und LRS und (d) HRS/LRS.

Hier lässt sich in Abbildung 5.18b neben den digitalen Reset-Vorgängen nahe der positiven Maximalspannung mit einem Male eine Widerstandsverringering (ausgewertet bei 20 mV) in Zusammenhang mit einem vorangehenden Strompeak beobachten (vor dem Peak lag der LRS bei durchschnittlich  $63 \Omega$ , danach bei ca.  $1,1 \text{ k}\Omega$ , der HRS vorher zwischen ca.  $8,4 \text{ k}\Omega$  und ca.  $80 \text{ M}\Omega$ , danach bei ca.  $2,0 \text{ k}\Omega$ , HRS/LRS lag vorher zwischen ca. 133 und ca.  $1,7 \cdot 10^6$  und dann bei ca. 1,8). Anschließend schaltete das Bauelement analog mit einem deutlich geringeren Widerstandsverhältnis. Das Schaltverhalten war bei diesen größeren Memristoren allerdings auch nicht nennenswert stabiler als bei denen mit  $25 \mu\text{m}^2$  Fläche – möglicherweise sogar schlechter.

Zusammenfassend lässt sich sagen, dass von den Al/TiO<sub>2</sub>/Al-Memristoren die mit dem zweiten Oxid vom metallischen Target das reproduzierbarste Verhalten zeigten. Die Al/TiO<sub>2</sub>/Al-Memristoren zeigten in beiden Betriebsrichtungen (unter negativer und unter positiver Spannungsbegrenzung) hauptsächlich digitales Schaltverhalten mit oft vorhandenem analogen Nachschalten. Teilweise konnte auch ein rein analoges Schaltverhalten in Reset-Richtung erzeugt werden, welches (so wie in Abbildung 5.8 auf Seite 52) möglicherweise zeitabhängiges Verhalten aufwies.


#### 5.1.4. Pt/TiO<sub>2</sub>/Al-Memristoren

Eine andere Materialkombination, die ebenfalls hergestellt wurde, waren Memristoren mit einem Pt/TiO<sub>2</sub>/Al-Schichtstapel. Zunächst sollen hier die Ergebnisse der Memristoren vorgestellt werden, die Aluminium als Bottom- und Platin als Top-Elektrode besaßen. Diese wurden mit dem zweiten Oxid vom metallischen Target und mit dem Oxid vom oxidischen Target hergestellt, wie in Abschnitt 4 und Anhang B beschrieben. Das Design der Wafer war das gleiche wie in Abschnitt 5.1.3.

##### 5.1.4.1. Die Strukturen mit Oxid vom metallischen Target bei niedrigerem Druck

Dieser Abschnitt behandelt die Ergebnisse der Memristoren mit dem zweiten Oxid vom metallischen Target. Abbildung 5.19 zeigt Kennlinien und die Entwicklung der Widerstände solch eines Memristors.

Hier wurde beim Forming-Vorgang von 0 V bis  $-4 \text{ V}$  bei einer Strombegrenzung von  $-10 \text{ mA}$  gesweept. Die Sweeps bewegten sich zwischen  $-3,5 \text{ V}$  und  $1,3 \text{ V}$  bei einer Strombegrenzung von  $-2 \text{ mA}$ . Die Memristor-Fläche betrug  $100 \mu\text{m}^2$ . Direkt nach dem Forming-Vorgang war der Widerstand des Memristors deutlich niedriger als im späteren Betrieb. Beim ersten positiven Sweep floss zunächst ein verhältnismäßig hoher Strom, bevor der Widerstand digital/abrupt fiel und dann wieder abrupt anstieg und sich schließlich auf dem HRS-Zweig der Kennlinie einfand, der sich auch in den späteren Sweeps nur noch leicht änderte (es wurde auch beobachtet, dass dieses Einfinden nicht bereits beim ersten positiven Sweep, sondern erst nach ein paar Sweeps geschah). Die Kennlinien im positiven Spannungsbereich zeigten fortan ein




**Abbildung 5.19.:** Elektrische Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid bei positivem Reset. (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die 210 darauf folgenden Sweeps, (c) HRS und LRS und (d) HRS/LRS.

analoges Schaltverhalten mit ein paar Abweichungen, bevor sich nach weiteren Sweeps (typischerweise im Bereich von ca. zehn bis ungefähr hundert Sweeps) der Verlauf nochmals leicht veränderte, von nun an aber noch weniger streute und relativ gleich blieb. Dies lässt sich auch gut in Abbildung 5.19c erkennen: Der erste LRS ist deutlich geringer als alle folgenden. Vor Allem der HRS ist in den folgenden Sweeps verrauscht und springt ein wenig (die Widerstände wurden bei 20 mV ausgewertet). Beim 32. Sweep sinkt der HRS abrupt ein wenig ab, bis er sich nach dem 56. Sweep (der einen niedrigeren HRS als alle anderen besitzt) nicht mehr stark verändert. Dementsprechend ändert sich auch HRS/LRS ab dem 57. Sweep nur noch leicht. Über die letzten 50 Sweeps gemittelt hatte der LRS ca. 354 Ω, der HRS ca. 18 kΩ und HRS/LRS lag bei ca. 51.

Abbildung 5.20 zeigt zwei weitere Beispiele für den ersten positiven Teilsweep dieser

Memristoren nach negativem Forming.




**Abbildung 5.20.: Erste positive Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid nach negativem Forming.** (a) zeigt ein Beispiel eines eher digitalen und (b) eines eher analogen Schaltverhaltens nach dem Forming.

Bei dem in Abbildung 5.20a vermessenen Memristor betrug die Memristor-Fläche  $60 \mu\text{m}^2$  und das Forming ging bis  $-5 \text{ V}$  bei einer Strombegrenzung von  $-10 \text{ mA}$ , in Abbildung 5.20b war die Memristor-Fläche  $25 \mu\text{m}^2$  groß und das Forming ging bis  $-7 \text{ V}$  bei einer Strombegrenzung von  $-4 \text{ mA}$ . In beiden Fällen lässt sich eine starke Veränderung feststellen: Der Widerstand schaltet zunächst in einen hochohmigeren Zustand, um sich anschließend wieder etwas zu verringern. Beim Zurücksweepon verläuft die Kennlinie nicht linear, sondern deutlich gekrümmt. Dieses Schalten konnte eher digital, aber auch eher analog, mal deutlicher und mal weniger deutlich ausgeprägt beobachtet werden. In einigen Fällen konnte dieser Prozess auch über mehrere Sweeps hinweg andauern. Dieses Phänomen wird in Abschnitt 5.1.4.2 an den Strukturen mit dem Titandioxid vom oxidischen Target weiter untersucht werden.

Abbildung 5.21 zeigt eine durchaus wichtige Beobachtung, wenn der Memristor an unterschiedlichen Tagen vermessen wurde: Die schwarze Kurve zeigt den letzten positiven Teilsweep einer Messreihe (geendet wurde nach dem nächsten negativen Teilsweep). Am nächsten Tag wurde der positive Teilsweep wiederholt (rote Kurve). Obwohl an diesem Bauelement (auch an zwei unterschiedlichen Tagen) schon insgesamt 603 Sweeps durchgeführt wurden und das Bauteil zuverlässig schaltete, stieg nun der Strom bei ca.  $1,2 \text{ V}$  auf knapp über  $40 \text{ mA}$  an, was letztlich dazu führte, dass sich das Bauteil nicht mehr schalten ließ.

Um dies zu verhindern, wurde bei den Messungen für Abbildung 5.22 ab dem zweiten Tag nur noch bis zu einer maximalen Spannung von  $1,0 \text{ V}$  gesweept. Die Memristor-




**Abbildung 5.21.: Ausfall eines Pt/TiO<sub>2</sub>/Al-Memristors mit dem zweiten Oxid.** Die rote Kurve wurde am nächsten Tag aufgenommen. Die Memristor-Fläche betrug 400  $\mu\text{m}^2$ , die Sweeps bewegten sich zwischen  $-3,5$  V bis 1,3 V bei einer Strombegrenzung von  $-2$  mA.

Fläche betrug dabei 60  $\mu\text{m}^2$ , das Forming ging bis  $-5$  V bei einer Strombegrenzung von  $-10$  mA, die Sweeps bewegten sich zwischen  $-3,5$  V und 1,3 V am ersten und zwischen  $-1,5$  V und 1,0 V am zweiten und dritten Messtag mit einer Strombegrenzung von  $-2$  mA. Der zweite Messtag war dabei 3 Tage nach dem ersten und der zweite 35 Tage nach dem zweiten. So konnten 1601 Sweeps erreicht werden, wobei der Memristor immer noch funktionierte.

Abbildung 5.22a zeigt alle 1601 positive Teilsweeps (auf die negativen wurde der Übersichtlichkeit halber verzichtet, auch wenn diese natürlich ebenfalls durchgeführt wurden) dieser Endurance<sup>13</sup>-Messung dreidimensional hintereinander angetragen. Abbildung 5.22b zeigt den 505. Teilsweep direkt vor einer dreitägigen Pause, den 506. und 507. nach dieser Pause, sowie den 1108. Teilsweep vor einer 35-tägigen Pause, die beiden Teilsweeps danach (1109 und 1110), sowie den letzten dieser Messreihe (1601). Es lässt sich kein großer Unterschied zwischen dem 505., 506. und 507. Teilsweep erkennen (außer natürlich der Maximalspannung), wohingegen der Strom des 1109. Teilsweeps beim Erhöhen der Spannung deutlich größer als noch 35 Tage vorher beim 1108. war. Der 1110. Teilsweep wich zwar vom 1108. leicht ab, war diesem aber deutlich ähnlicher als der 1109. Hier lässt sich aber auch erkennen, dass (außer beim 1109. Teilsweep) der LRS (LRS und HRS wurden bei 20 mV ausgewertet) ungefähr gleich blieb, wohingegen sich der HRS nach und nach verringert. Die größte Absenkung des HRS fand am zweiten Messtag statt, womöglich wegen der Umstellung der Maximalspannung auf 1,0 V. Dies ist auch gut in Abbildung 5.22c und d erkennbar. Grundsätzlich scheint sich das Bauelement am Ende der Messreihe stabilisiert zu haben, auch das Widerstandsverhältnis scheint sich nicht mehr groß zu ändern. Über die ersten 200 Sweeps gemittelt lag der LRS bei ca. 295  $\Omega$ , der HRS bei ca. 7,2  $\Omega$  und

<sup>13</sup>Also, wie oft der Memristor betrieben werden kann (s. auch Fußnote 9 auf Seite 56). Im hier gezeigten Fall konnte kein Ausfall beobachtet werden.




**Abbildung 5.22.: Endurance-Messungen der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid bei positivem Reset.** (a) alle 1601 positiven Teilsweeps, (b) zeigt die Teilsweeps vor und nach einer Messpause, (c) HRS und LRS und (d) HRS/LRS. Die in (a) verwendeten Farben dienen nur der besseren Übersichtlichkeit, die Farben in (b) sind unabhängig davon gewählt worden.

HRS/LRS bei ca. 25, während über die letzten 200 gemittelt der LRS bei ca. 305  $\Omega$  (also fast keine Änderung), der HRS bei ca. 3,0 k $\Omega$  und HRS/LRS bei ca. 9,8 lagen.

Das Verhalten dieser Memristoren (mit diesen Messparametern) wirkt also sehr stabil – es scheint sogar so zu sein, dass es sich mit steigender Sweepnummer immer weiter stabilisiert.

Um zu evaluieren, wie lange diese Memristoren so betrieben werden können, beschäftigte sich Thomas Neuner (TUM/EMFT) im Rahmen einer Bachelorarbeit mit der Erstellung eines/mehrerer Programme, die nicht nur ein schnelleres Vermessen, sondern auch deutlich mehr Sweeps erlaubten. Da ein vollständiger Spannungs-Sweep

verhältnismäßig viel Zeit benötigen würde, wurden Spot-Messungen<sup>14</sup> durchgeführt, bei der über 500000 Spot-Paare<sup>15</sup> erreicht werden konnten, bevor der Memristor ausfiel (s. Abbildung 5.23).[134]



**Abbildung 5.23.: Vollständige Endurance-Messungen eines Pt/TiO<sub>2</sub>/Al-Memristors mit dem zweiten Oxid bei positivem Reset.** Mit # Zyklen wird hier die Sweepnummer bezeichnet. Der schwarze Strich gibt eine Unterbrechung von ca. drei Tagen an. Diese Graphik wurde [134] entnommen.

Hierbei wurde eine positive Spannung von 1,1 V für mind. 13 ms ohne Strombegrenzung angelegt (Reset) und eine negative von  $-1,5$  V für mind. 12 ms bei einer Strombegrenzung von 2 mA. Die Memristor-Fläche betrug  $25 \mu\text{m}^2$  und die Widerstandswerte wurden bei 10 mV ermittelt.[134]

Es lässt sich erkennen, dass bis ungefähr 20000-40000 Spot-Paaren der HRS sogar etwas anstieg, während der LRS quasi konstant blieb. Dann begann der durchschnittliche Wert des HRS' langsam zu sinken, bis sich ab ca. 100000 Spot-Paaren HRS und LRS überlappten. Dies hob sich im Laufe der Messungen immer wieder auf, bis sich HRS und LRS ab ca. 579750 Spot-Paaren nicht mehr nennenswert unterschieden.[134]

Neben den Endurance-Messungen wurden auch sogenannte Retention<sup>16</sup>-Messungen, bei denen ein Widerstandswert eingestellt und über die Zeit hinweg immer wieder gemessen wird, durchgeführt. Dabei darf natürlich nur ein Spannungswert verwendet werden, der keinen nennenswerten Einfluss auf den Memristor hat. Schließlich kann so eine Aussage darüber getroffen werden, wie lange ein eingestellter Widerstandswert gehalten werden kann. Dazu wurden bei mehreren Memristoren der Fläche  $60 \mu\text{m}^2$  verschiedene Widerstandswerte eingestellt (drei wurden bei einer Strombegrenzung von  $-2$  mA in den LRS gebracht, vier wurden bis in positiver Richtung bis 1,3 V


<sup>14</sup>Hier wurde nicht die Spannung in kleinen Schritten erhöht, sondern direkt entweder die Minimal- oder die Maximalspannung angelegt.

<sup>15</sup>Also ein Paar aus einer Maximal- und einer Minimalspannungsmessung, was in der bisher verwendeten Nomenklatur einem vollständigen Sweep entspricht (ein einzelner Spot würde einem Teilsweep entsprechen).

<sup>16</sup>Englisch für Beibehaltung, bzw. Speicherung.



und zwei bis 0,7 V gesweept. Dabei ist zu bemerken, dass diese Memristoren zuvor nicht häufig geschaltet worden waren, was mit ein Grund sein dürfte, warum die Widerstandswerte deutlich streuten. Abbildung 5.24 zeigt die Ergebnisse dieser Messungen.




**Abbildung 5.24.:** Retention-Messungen eines Pt/TiO<sub>2</sub>/Al-Memristors mit dem zweiten Oxid bei positivem Reset. Auf der Abszisse ist die Zeit in Stunden angetragen, auf der Ordinate der Widerstand zu diesem Zeitpunkt. Die unterschiedlichen Farben unterscheiden lediglich die stabilen von den instabilen Memristoren.

Der erste Wert ist der Wert, der direkt beim letzten Spannungs-Sweep bei  $-20$  mV bzw.  $20$  mV ausgelesen wurde. Dieser wurde als Startpunkt ( $0$  s) gewählt und auf der logarithmischen Abszisse bei  $1$  s angetragen. Die weiteren Werte wurden, um die Memristoren nur geringfügig zu beeinflussen, durch Spannungs-Sweeps ermittelt, die wie folgt abliefen: Es wurde von  $-30$  mV bis  $30$  mV und wieder bis  $-30$  mV in  $1$  mV-Schritten gesweept, in jedem Messpunkt der Widerstand errechnet und daraus wiederum der Mittelwert gebildet<sup>17</sup>. Für die beiden initialen Widerstandswerte  $7,1$  k $\Omega$  und  $11,2$  k $\Omega$  war dabei nach einiger Zeit ein deutlicher Einbruch zu verzeichnen, während sich die anderen Werte nur leicht änderten, ansonsten aber sehr stabil blieben.


Eingestellte Widerstände bis ca.  $5$  k $\Omega$  können also in der Regel bis mindestens  $905$  h (was hier die maximale Messdauer war) relativ stabil gespeichert werden. Um diese Widerstände einzustellen, gibt es bei eingefahrenen Memristoren (also Memristoren, die häufig genug gesweept wurden, dass sie ihr Schaltverhalten im gewünschten Zeitraum nicht mehr nennenswert ändern) unter Anderem zwei Möglichkeiten: Entweder wird die maximale positive Spannung verändert, wodurch der Memristor nicht vollständig in den HRS schalten kann, sondern in einem Zustand dazwischen verbleibt oder die Strombegrenzung der negativen Teilsweeps wird verändert, wodurch sich auch hier der Widerstand einstellen lässt (je geringer betragsmäßig die Strombegrenzung ist,

<sup>17</sup>Streng genommen sind diese Werte dadurch leicht verfälscht, da ja auch  $0$  V, was immer  $0$   $\Omega$  generiert, in die Mittelung mit einfließt. Bei einem konstant angenommenen Widerstand ergäbe dies bei  $61$  Messpunkten pro Sweep-Richtung einen Fehler von  $1 - \frac{60}{61} \approx 1,6$  %. Dieser geringe Fehler sollte eine qualitative Aussage aber nicht beeinträchtigen und wurde daher vernachlässigt.


desto geringer ist der Widerstand). Die Ergebnisse von solchen Messungen stellt Abbildung 5.25 zusammen.




(a) Widerstandseinstellung durch unterschiedliche Sweepweiten



(b)  $R(V_{\max})$



(c) Widerstandseinstellung durch unterschiedliche Strombegrenzung



(d)  $R(I_{CC})$

**Abbildung 5.25.: Einstellen des Widerstandes der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid bei positivem Reset.** (a) Variation der maximalen Sweepweite, (b) Abhängigkeit des Widerstands von der zuvor verwendeten maximalen Sweepweite ( $R(V_{\max})$ ), (c) Variation der Strombegrenzung und (d) Abhängigkeit des Widerstands vom Strom, der in der Strombegrenzung fließt ( $R(I_{CC})$ ).

Die Memristor-Fläche betrug für diese Versuche  $100 \mu\text{m}^2$ , der Widerstand wurde für Abbildung 5.25b bei 20 mV und für Abbildung 5.25d bei  $-20 \text{ mV}$  des entsprechenden in a, bzw. c gezeigten Sweeps ausgewertet. Abbildung 5.25a trägt den letzten vor der Messreihe gefahrenen positiven Teilsweep (bis 1,3 V und zurück auf 0 V) an. Nach einem negativen Sweep (bis  $-3,5 \text{ V}$  und zurück auf 0 V bei einer Strombegrenzung von 2 mA) wurden dann die gezeigten Sweeps mit der angegebenen Maximalspannung gefahren. Schlussendlich wurde der letzte Sweep bis 1,3 V nochmals wiederholt (zur

Kontrolle, ob noch ein weiteres Nachschalten stattfand). Für Abbildung 5.25b wurde jeweils bei 20 mV des nächsten Sweeps der Widerstand ermittelt und gibt daher also den Widerstand in Abhängigkeit der zuvor verwendeten Sweepweite an. In Abbildung 5.25c wurde bei Erreichen der Strombegrenzung die Messung sofort abgebrochen und in Abbildung 5.25d der Widerstand der jeweils nächsten Kurve angetragen, sodass sich der Widerstand in Abhängigkeit der zuvor verwendeten Strombegrenzung ergibt. Die Kurve mit  $-2$  mA als Strombegrenzung wurde dabei vier mal gefahren, um ein eventuelles Nachschalten mit aufzunehmen. Der Wert, der bei der ersten Kurve ausgewertet wurde, wurde bei 0 mA angetragen.

In beiden Fällen kann der gewünschte Widerstandswert (in einem Bereich von ca.  $400 \Omega$  bis ca.  $4 \text{ k}\Omega$ <sup>18</sup>) eingestellt werden. Bei Variation der Strombegrenzung konnte ein leichtes Nachschalten bei den wiederholten Kurven mit  $-2$  mA als Strombegrenzung festgestellt werden, welches aber nur ca.  $14 \Omega$  beträgt (ca. 3,6 % bezogen auf den letzten Wert). Bei Variation der Sweepweiten konnte ebenfalls ein leichtes Nachschalten festgestellt werden, welches  $121 \Omega$  vom Rücksweep des vorletzten  $1,3$  V Teilsweeps bis zum Rücksweep des letzten betrug (ca. 2,3 % bezogen auf den letzten Wert).

Auch diese Memristoren ließen sich ebenso mit einer positiven Strombegrenzung betreiben. Beispielhafte Kennlinien dazu zeigt Abbildung 5.26.


Die Memristor-Fläche betrug dabei  $25 \mu\text{m}^2$ . Für den Forming-Vorgang wurde bis  $7$  V und wieder zurück auf  $0$  V bei einer Strombegrenzung von  $4$  mA gefahren. Die Sweeps bewegten sich innerhalb  $-1,3$  V und  $3,5$  V bei einer Strombegrenzung von  $2$  mA. Die Widerstandswerte wurden bei  $-20$  mV ausgelesen.<sup>19</sup> Beim ersten negativen Sweep ist ein höherer Strom als später geflossen, auch sonst sah dieser erste Teilsweep anders als die folgenden aus. Dies führte jedoch im Folgenden zu einem immer reproduzierbarer werdenden Schalten, sodass sich ab dem 12. Sweep sowohl HRS und LRS als auch das Verhältnis aus diesen nahezu konstant verhielt (der Mittelwert der letzten 6 Sweep betrug beim LRS ca.  $79 \Omega$ , beim HRS ca.  $82 \text{ k}\Omega$  und bei HRS/LRS ca.  $1,0 \cdot 10^3$ ). Interessanterweise war in dieser Betriebsrichtung mit positiver Strombegrenzung und negativem Reset-Vorgang das Schaltverhalten in Reset-Richtung – im Gegensatz zum bisher gezeigten dieser Memristoren – nicht mehr analog, sondern digital.

An einem anderen Memristor der gleichen Fläche wurde in dieser digitalen Richtung auch die Endurance untersucht (s. Abbildung 5.27). Die Sweeps wurden zwischen  $-1,3$  V und  $3,5$  V gefahren, bei einer Strombegrenzung von  $2$  mA für die ersten 8 Sweeps.

---

<sup>18</sup>In diesen beiden Fällen zwischen  $312 \Omega$  und  $4163 \Omega$  bei variabler Maximalspannung, sowie  $416 \Omega$  und  $4368 \Omega$  bei variabler Strombegrenzung.

<sup>19</sup>Dabei ist zu beachten, dass bei den ersten fünf bis zehn Sweeps der Widerstand teilweise nicht zwischen dem negativen und positiven Teilsweep gehalten werden konnte. Grundsätzlich können die beim Reset-Vorgang ausgewerteten Widerstandswerte instabil sein.




**Abbildung 5.26.: Elektrische Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid bei negativem Reset.** (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die 17 darauf folgenden Sweeps (die Skala gibt die Nummer des Teilsweeps wieder), (c) HRS und LRS und (d) HRS/LRS.

Danach wurde zwischen  $-1,0$  V und  $1,5$  V gesweept. Die Widerstandswerte wurden bei  $-20$  mV ausgewertet.<sup>20</sup>

Dabei konnten 390 Sweeps gefahren werden, bevor der Memristor (als LRS und als HRS) kurz einen Widerstandswert annahm, der etwas niedriger als der sonst übliche LRS war und dann dauerhaft (als LRS und als HRS) in einen Widerstand schaltete, der leicht über dem sonst üblichen HRS lag. Das Bauelement konnte allerdings in

<sup>20</sup>Eigentlich wurde zwischen  $-3,5$  V, bzw.  $-1,5$  V und  $1,3$  V bzw.  $1,0$  V mit einer Strombegrenzung von  $-2$  mA gesweept. Auch die Widerstandswerte wurden bei  $+20$  mV ausgewertet. Allerdings waren auch die Anschlüsse von Top- und Bottom-Elektrode vertauscht. Damit es zu keinerlei Verwirrung kommt, wurden die Polaritäten dieses Experiments in dieser Arbeit so angepasst, als ob die Spannung wie in den anderen hier gezeigten Experimenten an der Top-Elektrode angelegen hätte und die Bottom-Elektrode geerdet gewesen wäre. So war auch der zusätzliche Spannungs-Sweep nicht positiv an der Top-Elektrode, sondern eigentlich negativ an der Bottom-Elektrode.



**Abbildung 5.27.:** Endurance-Messung der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid bei negativem Reset. (a) zeigt HRS und LRS und (b) HRS/LRS. Vor den letzten beiden Sweeps wurde die Spannung bis 7 V und einer Strombegrenzung von 4 mA gefahren, um das Bauelement wieder funktionsfähig zu bekommen. Diese Werte sind mit den offenen Kreisen gekennzeichnet.

diesem Fall durch einen Spannungs-Sweep bis 7 V bei einer Strombegrenzung von 4 mA (der Strom schaltete bei 1,73 V abrupt<sup>21</sup> in die Strombegrenzung) wieder in einen funktionsfähigen Zustand gebracht werden. Über die ersten 390 Sweeps gemittelt, lag der LRS bei ca. 82 Ω, der HRS bei ca. 330 kΩ und HRS/LRS bei ca.  $4,3 \cdot 10^3$ .

Auch bei diesen Memristoren wurde die Abhängigkeit der Sweepgeschwindigkeit auf das Schaltverhalten untersucht.<sup>22</sup> Abbildung 5.28 zeigt eine Übersicht der Ergebnisse dieses Experiments bei den analog schaltenden Memristoren mit positiver Reset-Spannung (Memristor-Fläche: 25 μm<sup>2</sup>).

Hierbei wurden je drei aufeinanderfolgende Kurven (s. Abbildung 5.28a) bei den Sweep-Geschwindigkeiten (in positiver Richtung) von ca.  $234 \frac{\text{mV}}{\text{s}}$ ,  $1,88 \frac{\text{V}}{\text{s}}$ ,  $48,9 \frac{\text{mV}}{\text{s}}$ ,  $4,91 \frac{\text{mV}}{\text{s}}$ ,  $1,87 \frac{\text{V}}{\text{s}}$  (in dieser Reihenfolge) aufgenommen, wobei die maximale Spannung 1,3 V betrug. Die negativen Teilsweeps wurden unabhängig von der Sweepgeschwindigkeit durchgeführt (von 0 V bis -3,5 V und zurück auf 0 V bei einer Strombegrenzung von -2 mA). Abbildung 5.28b zeigt die Mittelung der jeweiligen drei positiven Teilsweeps.

Es kann hier ein deutlicher Unterschied zwischen den Messungen bei den einzelnen Sweepgeschwindigkeiten festgestellt werden: Beispielsweise nehmen sowohl die Spannung (Abbildung 5.28c), als auch der Strom (Abbildung 5.28d) des Peaks (bevor der

<sup>21</sup>Mit abrupt ist hier gemeint, dass der Strom von einem Messpunkt zum nächsten bei 1,73 V schlagartig schaltete. Hier betrug der Strom direkt vor dem Schalten ca. 20 μA.


<sup>22</sup>Die Idee, dies an diesen Strukturen zu untersuchen, hatten Prof. Daniele Ielmini und Alessandro Milozzi (Polytechnikum Mailand/ Politecnico di Milano).

Strom mit zunehmender Spannung sinkt) bei steigender Sweepgeschwindigkeit im Mittel zu. Für die Auswertung wurde der Punkt des maximal fließenden Stroms der gemittelten Kennlinien in diesem Bereich verwendet. Ähnlich verhielt sich auch die Spannung im Tal der gemittelten Kennlinien (hier wurde analog zu Abbildung 5.28c die Spannung beim minimal fließenden Strom ausgewertet – Abbildung 5.28e).<sup>23</sup> Die Widerstände der gemittelten Kurven bei 20 mV (Abbildung 5.28f) hingegen zeigen keine deutliche Abhängigkeit von der Sweepgeschwindigkeit. Die Punkte sind in der selben Reihenfolge miteinander verbunden wie diese auch gemessen wurden. Beginnend bei  $234 \frac{\text{mV}}{\text{s}}$  wurde der HRS bei fast allen weiteren Sweeps immer größer, was die Vermutung nahelegt, dass es sich hier um eine Drift gehandelt haben könnte. Diese Drift kann im Übrigen auch in Abbildung 5.28c, d und e festgestellt werden, dort ist allerdings die generelle Kurve zusätzlich derart gekippt, dass hier von einem weiteren – sweepgeschwindigkeitsabhängigen – Effekt ausgegangen werden kann. Der LRS verhält sich nahezu unabhängig von der Sweepgeschwindigkeit.


Analog hierzu zeigt Abbildung 5.29 die Ergebnisse dieser Untersuchung bei den digital schaltenden Memristoren unter negativem Reset (mit einer Memristor-Fläche von ebenfalls  $25 \mu\text{m}^2$ ).

Auch hier zeigt Abbildung 5.29a stets drei aufeinanderfolgende – hier negative – Teilsweeps und Abbildung 5.29b die Mittelung der jeweilige drei Teilsweeps (der Übersichtlichkeit halber auf den hier untersuchten Bereich vergrößert). Es wurden auch hier nur die Reset-Teilsweeps unterschiedlich schnell gefahren (ca.  $219 \frac{\text{mV}}{\text{s}}$ ,  $1,72 \frac{\text{V}}{\text{s}}$ ,  $4,69 \frac{\text{mV}}{\text{s}}$ ,  $48,8 \frac{\text{mV}}{\text{s}}$ ,  $1,81 \frac{\text{V}}{\text{s}}$  und  $232 \frac{\text{mV}}{\text{s}}$ , in dieser Reihenfolge – in negativer Richtung, jeweils bis  $-1,2 \text{ V}$  und zurück auf  $0 \text{ V}$ ) und die Set-Teilsweeps in positiver Richtung stets gleich schnell (bis  $3,5 \text{ V}$  und zurück auf  $0 \text{ V}$  bei einer Strombegrenzung von  $2 \text{ mA}$ ). Auch hier wurden bei der weiteren Auswertung die gemittelten Kurven herangezogen. Abbildung 5.29c zeigt die Spannung beim betragsmäßig maximal fließenden Strom (im Bereich  $-0,5 \text{ V}$  bis  $0 \text{ V}$ ) und Abbildung 5.29d eben diesen Strom. Abbildung 5.29e zeigt die Spannung, bei der direkt nach diesem betragsmäßigen Maximum  $-1 \text{ mA}$  flossen. Dies entsprach in diesem Fall ziemlich exakt der Reset-Spannung. Alle diese drei Werte stiegen betragsmäßig im Mittel bei steigender Sweepgeschwindigkeit, ähnlich wie in Abbildung 5.28 (nur eben mit vertauschter Polarität von Set- und Reset-Vorgang).





<sup>23</sup>Diese beiden Punkte (also Peak und Tal) wurden deshalb zur Auswertung herangezogen, da diese je nach Interpretation am ehesten mit den (betragsmäßigen) Maximal-Spannungen und Reset-Spannungen des digitalen Schaltens (s. Abbildung 5.29) verglichen werden können.



(a) Die positiven Teilsweeps [34] © 2022 IEEE




(b) Die gemittelten positiven Teilsweeps


(c)  $V(I_{Peak})$ (d)  $I_{Peak}$ (e)  $V(I_{Tal})$ 

(f) Die Widerstände





**Abbildung 5.28:** Einfluss der Sweepgeschwindigkeit der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid bei positivem Reset. (a) zeigt je drei aufeinanderfolgende positive Teilsweeps bei unterschiedlichen Sweepgeschwindigkeiten und (b) die Mittelung der jeweiligen drei Kurven. (c) trägt die Spannung beim Peak und (d) den dort fließenden Strom an, (e) die minimale Spannung im Tal der Kurven und (f) HRS und LRS. (c) bis (f) beziehen sich auf die gemittelten Kurven. Daten aus (a) wurden (anders dargestellt) in [34] veröffentlicht © 2022 IEEE.



(a) Die negativen Teilsweeps [34] © 2022 IEEE



(b) Die gemittelten negativen Teilsweeps

(c)  $V(I_{\max})$ (d)  $I_{\max}$ (e)  $V(-1\text{mA})$ 

(f) Die Widerstände

**Abbildung 5.29.: Einfluss der Sweepgeschwindigkeit der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid bei negativem Reset.** (a) zeigt je drei aufeinanderfolgende negative Teilsweeps bei unterschiedlichen Sweepgeschwindigkeiten und (b) die Mittelung der jeweiligen drei Kurven. (c) trägt die Spannung beim betragsmäßigen Maximalstrom und (d) diesen selbst an, (e) die Spannung, bei welcher anschließend  $-1\text{ mA}$  fließen und (f) HRS und LRS. (c) bis (f) beziehen sich auf die gemittelten Kurven. Daten aus (a) wurden (anders dargestellt) in [34] veröffentlicht © 2022 IEEE.



Die Widerstände (s. Abbildung 5.29f<sup>24</sup>, bei  $-20$  mA ausgewertet) zeigten allerdings auch hier keine deutliche Abhängigkeit von der Sweepgeschwindigkeit – abgesehen von der vermutlichen Drift des HRS', welcher mit der Zeit fast ständig sank (in Abbildung 5.28 stieg dieser fast immer). Der LRS blieb auch hier nahezu konstant. Die Drift des HRS findet sich auch leicht in Abbildung 5.29c bis e, wobei auch hier ein von der Sweepgeschwindigkeit abhängiger Effekt wahrscheinlich ist.

Thomas Neuner untersuchte im Rahmen seiner Bachelorarbeit [134] auch, ob die in diesem Abschnitt betrachteten Memristoren eine Abhängigkeit der Memristor-Fläche aufweisen. Diese Ergebnisse stellt Abbildung 5.30 zusammen.


Die Widerstände wurden bei  $\pm 10$  mV ausgewertet. Dabei ist bei analogem Schaltverhalten keine deutliche Veränderung des HRS' (außer bei den beiden letzten Memristor-Flächen) zu erkennen, wohingegen der Widerstand des LRS' im Mittel höher wird. Dies dürfte auch den Trend des Widerstandsverhältnisses begründen, wonach der Wert von HRS/LRS im Mittel abnimmt. Die Kennlinien der beiden größten Memristor-Flächen zeigten dabei ein tendenziell anderes, verrauschteres Reset-Schaltverhalten. Ebenso wurde hier eine betragsmäßig deutlich höhere Strombegrenzung von  $-30$  mA statt  $-2$  mA für den Set-Vorgang verwendet, da bei diesen beiden Größen ( $2500 \mu\text{m}^2$  und  $10000 \mu\text{m}^2$ ) sonst kein Schalten mehr möglich gewesen wäre. Dies könnte den Einbruch von HRS und LRS dort entsprechend begründen. Beim digitalen Schalten mit Reset in negativer Spannungs-Richtung kann kein entsprechender Trend festgestellt werden. Die Kennlinien wurden allerdings nicht immer bis zu den gleichen Maximal-/Minimal-Spannung gefahren, was eine Vergleichbarkeit erschwert.[134]

Diese Graphen sind dennoch von Interesse, da sich laut Abschnitt 2 bei einem flächenabhängigen Schaltmechanismus eine Verringerung der Widerstände bei steigender Memristor-Fläche ergeben sollte. Hier konnte dies nicht beobachtet werden (außer für die beiden größten Flächen im analogen Betrieb, was jedoch an der veränderten Strombegrenzung und / oder den anderen Kennlinien liegen könnte) – im Gegenteil, es konnte für den analogen Betrieb sogar ein leichter Anstieg des LRS' in einem Bereich beobachtet werden, der jedoch aufgrund der schwer vergleichbaren Messparameter kritisch zu sehen ist. Daher dürfte es sich hier vermutlich eher um das Schalten von einzelnen Pfaden, statt ganzer Flächen handeln.

#### 5.1.4.2. Die Strukturen mit Oxid vom oxidischen Target

Um das Schaltverhalten der Pt/TiO<sub>2</sub>/Al-Strukturen genauer zu untersuchen, wurde dieser Schichtstapel ebenfalls mit Titandioxid vom oxidischen Target realisiert.

<sup>24</sup>Da ein (vermutlich von der Sweepgeschwindigkeit unabhängiges) spontanes Schalten in einen niederohmigeren Zustand kurz vor Ende eines Teilsweeps mit  $232 \frac{\text{mV}}{\text{s}}$  aufgetreten war, wurde der HRS bei  $232 \frac{\text{mV}}{\text{s}}$  nicht angetragen.




**Abbildung 5.30.: Einfluss der Memristor-Fläche auf die Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid.** (a) zeigt HRS und LRS und (b) HRS/LRS bei analogem Schaltverhalten bei positivem Reset. (c) zeigt HRS und LRS und (d) HRS/LRS bei digitalem Schaltverhalten bei negativem Reset. Diese Abbildungen sind [134] entnommen.

Dafür wurden, wie in Abschnitt 4 und Anhang B beschrieben, fünf verschiedene Titandioxid-Schichtdicken hergestellt. Hier sollen der besseren Vergleichbarkeit wegen nur die Memristoren mit ca. 40 nm vorgestellt werden. Unterschiede zu den anderen Schichtdicken werden in Abschnitt 5.2 untersucht.

Abbildung 5.31 zeigt das Schaltverhalten eines solchen Memristors unter negativer Strombegrenzung bzw. positiver Reset-Spannung.

Die Memristor-Fläche betrug  $25 \mu\text{m}^2$ , für den Forming-Vorgang wurde bei einer Strombegrenzung von  $-4 \text{ mA}$  bis  $-7 \text{ V}$  und zurück auf  $0 \text{ V}$  gesweept. Die anschließenden Sweeps bewegten sich zwischen  $-3,5 \text{ V}$  und  $1,3 \text{ V}$  bei einer Strombegrenzung



**Abbildung 5.31.:** Elektrische Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target bei positivem Reset. (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die 15 darauf folgenden Sweeps (die Skala gibt die Nummer des Teilsweeps wieder), (c) HRS und LRS und (d) HRS/LRS.

von  $-2$  mA. Die Widerstände wurden bei  $20$  mV ausgewertet. Die Sweeps (Abbildung 5.31a) wiesen beim ersten Reset-Sweep, ähnlich wie auch bereits bei den Strukturen mit dem zweiten Oxid beobachtet (vgl. Abbildung 5.19 auf Seite 66 und Abbildung 5.20 auf Seite 67), wieder ein anderes Schaltverhalten auf, welches sich hier nach einem kurzzeitigem höheren Strom auf das Niveau des HRS' begab. Dieser änderte sich fortan nur noch leicht und lag ab dem 2. Sweep bei durchschnittlich  $20$  k $\Omega$  und der LRS bei  $338$   $\Omega$ . Das Schaltverhalten stabilisierte sich auch hier nach einigen Sweeps zu einem immer weniger verrauschten analogen Verhalten. Auch HRS und LRS (Abbildung 5.31c) und das Verhältnis (ab dem 2. Sweep bei durchschnittlich  $63$ ) aus diesen (Abbildung 5.31d) blieben separiert voneinander.


Bei diesem Memristor, der ein zuverlässiges Schaltverhalten aufwies, wurde auch der Einfluss der Strombegrenzung beim Set-Vorgang unter negativer Spannung untersucht. Dabei wurde die Strombegrenzung zwischen  $-0,25$  mA und  $-5,0$  mA variiert und es wurden jeweils 8 Sweeps<sup>25</sup> gefahren. Die Ergebnisse dieses Experiments zeigen Abbildung 5.32 und Abbildung 5.33.

Abbildung 5.32a zeigt die Sweeps mit unterschiedlicher Strombegrenzung. Abbildung 5.32b zeigt die gemittelten positiven Teilsweeps. Hierbei ist ein deutlicher Unterschied vor Allem bezüglich der Höhe der Kurve – also des LRS' – zu erkennen. Abbildung 5.32c trägt den LRS und den HRS gegen die im negativen Teilsweep zuvor verwendete Strombegrenzung an. Der HRS ändert sich dabei (in logarithmischem Maßstab) nur leicht (dieser liegt zwischen ca.  $14$  k $\Omega$  und ca.  $24$  k $\Omega$ ), während der LRS mit betragsmäßig kleiner werdender Strombegrenzung ( $I_{CC}$ ) größer wird (hier steigt er von ca.  $149$   $\Omega$  auf ca.  $2,5$  k $\Omega$  an), was eben jener zuvor erwähnten Beobachtung entspricht. Abbildung 5.32d zeigt schließlich das Verhältnis HRS/LRS – auch hier ist eine entsprechende Abnahme von HRS/LRS mit betragsmäßig sinkender Strombegrenzung deutlich zu erkennen (von ca.  $98$  auf ca.  $9,3$ ).


Doch auch die Position des Peaks der positiven Sweeps ist abhängig von der Strombegrenzung. So zeigt Abbildung 5.32e die Spannung, bei der der Peak zu finden ist und Abbildung 5.32f den dort fließenden Strom. Sowohl die Spannung (von ca.  $0,82$  V bei  $-5$  mA Strombegrenzung auf ca.  $0,57$  V bei  $-0,5$  mA Strombegrenzung), als auch der Strom (von ca.  $6,0$  mA bei  $-5$  mA Strombegrenzung auf ca.  $0,64$  mA bei  $-0,5$  mA Strombegrenzung) nehmen dabei mit betragsmäßig kleiner werdender Strombegrenzung fast linear ab (vor Allem der Strom). Dabei ist zu beachten, dass der Wert der Peak-Spannung mit betragsmäßig kleiner werdender Strombegrenzung immer fehlerbehafteter wird, da die Kurve immer flacher wird. Bei  $-0,25$  mA Strombegrenzung ist dann auch kein Maximum mehr auswertbar, da sich dort nur noch eine Schulter befindet. Die Widerstände, Widerstandsverhältnisse und Peak-Spannungen und -ströme wurden dabei aus den gemittelten Kurven in Abbildung 5.32b extrahiert.

---


<sup>25</sup>Die hier gezeigten Sweeps starteten im HRS, wurden dann in negativer Spannungsrichtung mit der entsprechend eingestellten Strombegrenzung gesweept und dann in positiver Richtung verfahren, da sich der positive Teilsweep stark mit der eingestellten Strombegrenzung veränderte (wie in Abbildung 5.32 ersichtlich).




(a) Sweeps





(b) Die gemittelten positiven Teilsweeps



(c) HRS und LRS




(d) HRS/LRS

(e)  $V_{\text{Peak}}$ (f)  $I_{\text{Peak}}$ 

**Abbildung 5.32.: Einfluss der Strombegrenzung auf das Schaltverhalten der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target.** (a) zeigt je acht aufeinanderfolgende Sweeps bei unterschiedlichen Strombegrenzungen und (b) die Mittelung der jeweiligen acht positiven Teilsweeps. (c) trägt den LRS und HRS, (d) HRS/LRS, (e) die Spannung beim Peak und (f) den Strom beim Peak gegen die Strombegrenzung an. (c) bis (f) beziehen sich auf die gemittelten Kurven in (b).


Aber auch der negative Teilsweep wurde durch die unterschiedlichen Strombegrenzungen deutlich beeinflusst. Wenn sich auch die Set-Spannung (also die Spannung, bei der der Strom in die Strombegrenzung fällt) augenscheinlich nicht nennenswert änderte, so ändert sich neben dem LRS auch noch der Punkt, bei der der Strom beim Zurücksweepen Richtung 0 V Sweeps die Strombegrenzung wieder verließ. Um dies auszuwerten, wurde beispielhaft an den jeweils letzten der acht negativen Teilsweeps, die in Abbildung 5.33a zu sehen sind, gerade die Spannung markiert, bei der der Strom gerade noch in Strombegrenzung war. Diese Spannung soll hier als Knick-Spannung bezeichnet werden und wird nochmals in Abbildung 5.33b gegen die Strombegrenzung angetragen. Diese Knick-Spannung fällt betragsmäßig fast linear mit betragsmäßig sinkender Strombegrenzung (von ca.  $-0,65$  V auf ca.  $-0,40$  V).



**Abbildung 5.33.: Einfluss der Strombegrenzung auf die Knick-Spannung der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target.** (a) zeigt den jeweils letzten der acht negativen Teilsweeps und die Position des Knicks. (b) trägt die Knick-Spannung gegen die Strombegrenzung auf.

In Abbildung 5.25a und b auf Seite 72 konnte gezeigt werden, dass sich der Widerstand von Pt/TiO<sub>2</sub>/Al-Memristoren durch unterschiedliche Sweepweiten einstellen lässt. Abbildung 5.34 zeigt die Ergebnisse an diesem Memristor, allerdings mit einer Strombegrenzung von  $-5$  mA (statt  $-2$  mA) beim vorangegangenen negativen Teilsweep.

Hierbei wurden neben den Kurven mit immer größer werdenden Maximalspannungen auch die maximalen und minimalen Werte der in Abbildung 5.32a gezeigten positiven Kurven bei einer Strombegrenzung des vorangegangenen negativen Teilsweeps von  $-5$  mA durch eine grau hinterlegte Fläche mit angetragen. Diese Sweeps wurden unmittelbar vor diesem Experiment durchgeführt. Der negative Teilsweep davor wurde ebenfalls bis  $-3,5$  V und wieder zurück auf 0 V gefahren. Es ist zu erkennen, dass auch die Kurven mit niedriger Maximalspannung den markierten Bereich nur minimal in positiver Spannungs- / Strom-Richtung verlassen. Abbildung 5.34b trägt die



(a) Widerstandseinstellung durch unterschiedliche Sweepweiten


(b)  $R(V_{\max})$

**Abbildung 5.34.: Einstellen des Widerstandes der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target.** (a) zeigt die unterschiedlichen positiven Teilsweeps bei unterschiedlichen Sweepweiten / Maximalspannungen und in grau die Minimal- und Minimalwerte ganzer Sweeps. (b) trägt den Widerstand gegen die Maximalspannung an. Der Teilsweep mit 1,3 V als Maximalspannung wurde dabei zweimal gefahren.


Widerstände bei 20 mV gegen die Maximalspannung des unmittelbar vorangegangenen Sweeps auf. Der Wert bei 0 V entspricht dem LRS des ersten positiven Teilsweeps. Der zweite Wert bei 1,3 V wurde beim Zurücksweepen auf 0 V bei 20 mV ausgewertet. Auch hier lässt sich also der Widerstand durch die Maximalspannung (von ca. 145 Ω auf ca. 21 kΩ) einstellen, wobei zwischen 0,7 V und 0,8 V die Kurve in Abbildung 5.34b deutlich zu steigen beginnt. Im Gegensatz zu Abbildung 5.25b sättigt der Widerstand nicht so stark, was leicht damit zu erklären ist, dass auch die Kurven bei -5 mA Strombegrenzung noch bis 1,3 V stärker nachschalten (von ca. 16 kΩ auf ca. 21 kΩ) als die bei -2 mA, was auch in Abbildung 5.32a (und vergleichend in Abbildung 5.25b) ersichtlich ist.

In Abbildung 5.25a und b sowie Abbildung 5.34 wurden die Maximalspannungen sukzessive erhöht, aber keine kompletten Sweeps mit der entsprechenden Maximalspannung durchgeführt. Solch ein Experiment zeigt Abbildung 5.35 (am selben Memristor wie eben durchgeführt). Hier wurde in negativer Richtung wieder eine Strombegrenzung von -2 mA gewählt und bis -3,5 V und zurück auf 0 V gesweept. In positiver Richtung hingegen wurde mit einer variablen Maximalspannung gesweept. Es wurden pro Maximalspannung fünf Sweeps durchgeführt. Bevor die Maximalspannung verändert wurde, wurden zwei (hier nicht gezeigte) Sweeps mit 1,3 V Maximalspannung gefahren, um eine möglichst identische Ausgangsposition zu schaffen.


Abbildung 5.35b zeigt die gemittelten Kurven. Auch hier lässt sich gut erkennen, dass sich die Sweeps nur leicht in positiver Spannungs- und Stromrichtung (wenn hier




(a) Komplette Sweeps mit unterschiedlichen Sweepweiten



(b) Gemittelte Sweeps



(c) HRS und LRS



(d) HRS/LRS

**Abbildung 5.35.:** Komplette Sweeps der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target unterschiedlicher Maximalspannung. (a) zeigt je fünf Sweeps mit unterschiedlicher Maximalspannung, (b) die gemittelten Kurven daraus, (c) HRS und LRS, sowie (d) HRS/LRS.


auch merklich stärker) über die Sweeps bis 1,3 V hinaus bewegen. Zusätzlich lässt sich hier aber eine Verschiebung der Set-Spannung (also der Spannung, bei der der Strom in die Strombegrenzung geht) feststellen. Hier muss allerdings beachtet werden, dass die gemittelte Kurve stets bei der Spannung der Kurve mit der betragsmäßig höchsten Set-Spannung in Strombegrenzung ging – die Set-Spannung wurde also nicht entsprechend gemittelt (da die Ströme und nicht die Spannung gemittelt wurden). Das ist im Übrigen auch der Grund für das stufenförmige Verhalten der 1,3 V-Kurve in Abbildung 5.35b.

Abbildung 5.35c zeigt HRS und LRS bei 20 mV aus den gemittelten Kurven ausgewertet. Dabei fällt auf, dass der LRS ungefähr konstant bleibt (bei durchschnittlich 322 Ω), während sich der HRS von 0,5 V Maximalspannung ausgehend mit steigender




Maximalspannung fast durchgehend vergrößert (von 295  $\Omega$  auf ca. 17 k $\Omega$  bei 1,2 V Maximalspannung, bzw. 16 k $\Omega$  bei 1,3 V). Dementsprechend sieht die in Abbildung 5.35d gezeigte Kurve von HRS/LRS qualitativ fast genauso aus (diese steigt von ca. 1,0 auf ca. 56 bei 1,2 V Maximalspannung bzw. ca. 50 bei 1,3 V an), wie die von HRS alleine.

Die bisher gezeigten Set-Vorgänge wurden durch Durchfahren der Spannung erzeugt. Doch auch der Strom kann in negativer Richtung für den Set-Vorgang durchgeführt werden, was an dem selben Memristor wie eben getestet wurde (Abbildung 5.36). In positiver Richtung (Reset) wurde weiterhin die Spannung durchgesweept.



(a) Sweeps mit Variation des Stromes in negativer Richtung (b) Widerstand abhängig vom eingprägten Strom



(c) HRS und LRS (d) HRS/LRS

Abbildung 5.36.: Sweeps der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target mit Set durch Stromeinprägung. (a) zeigt zehn Sweeps mit Stromeinprägung in negativer und Spannungsanlegen in positiver Richtung, (b)  $R = V(I)/I$  für den negativen Sweep, (c) HRS und LRS, sowie (d) HRS/LRS.


Es lässt sich gut erkennen, dass auch bei dieser Betriebsart der Memristor sehr zuverlässig schaltete. Dabei scheint es einen kleinen Hügel in negativer Richtung zu geben (bei ungefähr der Spannung, bei der unter Spannungsanlegen die Set-Spannung gewesen wäre), ab der der Memristor beginnt seinen Widerstand zu verringern. Allerdings ist in Abbildung 5.36b ein derartiger Hügel nur noch marginal ausgeprägt. Hier ist die jeweilige Spannung dividiert durch den entsprechend eingepprägten Strom als Widerstand angetragen. Dieser scheint sich quasi kontinuierlich bis zum maximalen Strom von  $-2$  mA zu verringern. Diese Beobachtung lässt sich auch gut mit den bisherigen Beobachtungen zu den Pt/TiO<sub>2</sub>/Al-Strukturen in Einklang bringen, wenn die Strombegrenzung variiert wurde und sich der Widerstand dadurch veränderte (s. Abbildung 5.25c und d auf Seite 72, sowie Abbildung 5.32). Abbildung 5.36c zeigt HRS und LRS und Abbildung 5.36d HRS/LRS bei 20 mV – welche ein stabiles Schaltverhalten aufwiesen (der LRS liegt bei durchschnittlich ca. 354  $\Omega$ , der HRS bei ca. 17 k $\Omega$  und HRS/LRS bei ca. 49).

Um diese Messungen zu komplettieren, wurde (ebenfalls an dem selben Memristor) gleichfalls in negativer Richtung der Strom bis  $-2$  mA durchgesweept, in positiver Richtung allerdings nur bis zu einer Maximalspannung von 0,7 V (und wieder zurück auf 0 V) gesweept. Die so entstandenen Kurven ähnelten dabei wie die Kurven aus Abbildung 5.7 auf Seite 51 dem von Chua und Kang [38] postulierten Aussehen solcher Sweeps. Um dieses postulierte Verhalten – welches laut [37, 38] abhängig von der Sweepfrequenz sein sollte – näher zu überprüfen, wurde auch die Sweepgeschwindigkeit (und damit die Sweepfrequenz) variiert. Diese Ergebnisse zeigt Abbildung 5.37.

Dabei wurden mindestens zehn Sweeps mit drei unterschiedlichen Sweep-Dauern gefahren und die jeweils letzten fünf Sweeps ausgewertet. Die entsprechenden Teilsweeps hatten folgende Dauern: ca. 0,42 s in positiver und ca. 0,24 s in negativer Richtung, was einer Sweepfrequenz (positiv und negativ zusammen) von ca. 1,5 Hz entspricht; ca. 0,78 s in positiver und ca. 0,67 s in negativer Richtung, was einer Frequenz von ca. 0,69 Hz entspricht; ca. 5,9 s in positiver und ca. 6,1 s in negativer Richtung, was einer Frequenz von ca. 0,083 Hz entspricht.

Abbildung 5.37a zeigt dabei die beschriebenen Sweeps und Abbildung 5.37b die daraus gemittelten Kurven. Tatsächlich kann hier eine Abhängigkeit der Sweepfrequenz auf die Kurven festgestellt werden. Dies veranschaulichen zusätzlich Abbildung 5.37c und Abbildung 5.37d, die HRS und LRS, sowie HRS/LRS (aus den gemittelten Kurven bei 25 mV extrahiert) gegen die Sweepfrequenz antragen. Dabei fällt der HRS mit zunehmender Sweepfrequenz ab, während der LRS ansteigt. Das Verhältnis aus HRS und LRS fällt entsprechend mit zunehmender Sweepfrequenz.

Auch hier wurden Memristoren unter positiver Strombegrenzung vermessen, um wie bei den Pt/TiO<sub>2</sub>/Al-Memristoren aus Abschnitt 5.1.4.1 eventuell ein digitales Schaltverhalten zu erzeugen. Dies gelang auch, allerdings ist hier zu bemerken, dass




**Abbildung 5.37.:** Sweeps der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target mit Set durch Stromeinprägung bei niedriger Maximalspannung. (a) zeigt je fünf Sweeps mit Stromeinprägung in negativer und Spannungsanlagen in positiver Richtung, (b) die daraus gemittelten Kurven, (c) HRS und LRS, sowie (d) HRS/LRS.

nur sehr wenige Memristoren zu einem derartigen stabilen Verhalten gebracht werden konnten – die meisten fielen beim Versuch sie einzufahren irgendwann aus, bevor ein stabiles Schaltverhalten erzeugt werden konnte. Abbildung 5.38 zeigt die Auswertung eines Memristors, bei welchem dies am besten gelang.<sup>26</sup> Die Memristor-Fläche betrug

<sup>26</sup>Von der hier präsentierten Schichtdicke wurden sechs Memristoren in positiver Richtung geformt und eingefahren. Davon ließ sich nur dieser eine hier präsentierte in einen wirklich stabilen Zustand bringen. Ein weiterer ließ sich in einen digital schaltenden, aber nicht wirklich stabilen Zustand bringen – dieser fiel schließlich auch aus. Es ist also anzunehmen, dass zumindest mit den hier verwendeten Forming- und Sweep-Parametern die meisten Memristoren nicht in dieser Polarität schalten.

auch hier  $25 \mu\text{m}^2$ .



**Abbildung 5.38.: Elektrische Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target bei negativem Reset.** (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt 17 aufeinanderfolgende Sweeps (die Skala gibt die Nummer des Teilsweeps wieder), (c) HRS und LRS und (d) HRS/LRS.


Dabei wurde von 0 V bis 9 V und zurück auf 0 V bei einer Strombegrenzung von 4 mA geformt. Die Forming-Spannung lag hier verhältnismäßig hoch, bei 8,22 V.<sup>27</sup> Anschließend wurde der Memristor bei verschiedenen Sweep-Parametern eingefahren, bevor er das in Abbildung 5.38b dargestellte Schaltverhalten zeigte (die Nummerierung beginnt hier der Einfachheit halber bei 1). Die Sweeps bewegten sich in den Grenzen von  $-1,3 \text{ V}$  und  $3,5 \text{ V}$  bei einer Strombegrenzung von 2 mA. Abbildung 5.38c trägt HRS und LRS an, die ein stabiles Verhalten aufweisen (mit durchschnittlich ca.  $307 \Omega$  für den LRS und durchschnittlich ca.  $18 \text{ k}\Omega$  für den HRS), ebenso wie das in

<sup>27</sup>Diese Tatsache könnte ein Grund dafür sein, weshalb sich die meisten Memristoren unter dieser Polarität nicht mehr stabil schalten ließen.


Abbildung 5.38d zeigte Verhältnis aus HRS und LRS, das bei durchschnittlich ca. 58 liegt. Die Widerstände wurden bei  $-20$  mV ausgewertet.

In Abbildung 5.19b auf Seite 66 und Abbildung 5.20 auf Seite 67, aber auch in Abbildung 5.31b auf Seite 81, wurde gezeigt, dass bei den analog schaltenden Memristoren meistens der erste Reset-Sweep ein anderes, teilweise digitales, Verhalten aufweist als die Reset-Sweeps eines eingefahrenen Memristors. Um diesen Effekt weiter zu untersuchen, wurde das in Abbildung 5.39 gezeigte Experiment durchgeführt: Nach dem Forming-Vorgang (Abbildung 5.39a) in negativer Richtung (bis  $-7$  V und zurück auf  $0$  V bei einer Strombegrenzung von  $-4$  mA) wurde der erste Reset-Vorgang direkt nach dem quasi-digitalen Schalten abgebrochen (bei hier  $1,02$  V), sodass sich nicht das analoge Schaltverhalten einstellen konnte (Abbildung 5.39b). Dann wurde der Memristor negativ wieder in den LRS gebracht (bis  $-3,5$  V und zurück auf  $0$  V, bei einer Strombegrenzung von  $-2$  mA). Interessant war nun, ob der Memristor auch ohne das in den genannten Abbildungen beobachtete Hochschalten in ein analoges Schaltverhalten übergeht oder ob dieses digital blieb. Der nächste Reset-Sweep wurde dann kurz nach dem Schalten abgebrochen (hier bei  $0,55$  V), um die Reset-Spannung in diesem Modus zu ermitteln. Tatsächlich zeigte sich hier ein digitales statt eines analogen Schaltverhaltens (Abbildung 5.39b). Fortan wurden die nächsten Reset-Sweeps nur bis  $0,5$  V gesweept. So konnte tatsächlich ein Übergang in einen analogen Modus unterbunden werden; der Memristor schaltete – bei positivem statt negativem Reset – digital (Abbildung 5.39b und c).


In Abbildung 5.36 auf Seite 87 wurde gezeigt, dass im analogen Modus des Memristors dieser in negativer Richtung auch mehr oder weniger analog unter Stromeinprägung (statt Anlegen einer Spannung) schaltete. Daher wurde nun als nächster Schritt (Abbildung 5.39d) in negativer Richtung durch Stromeinprägen (bis  $-2$  mA und zurück auf  $0$  A) der Set-Vorgang erzeugt. Es lässt sich deutlich erkennen, dass dieser hier auch digital erfolgte; die Spannung schaltete digital in einen niedrigeren Wert. Auch hier ist teilweise ein analoges Nachschalten erkennbar. In positiver Richtung schaltete der Memristor weiterhin ebenfalls digital. Hier ist allerdings zu bemerken, dass dieses Schaltverhalten von Sweep zu Sweep nicht exakt identisch war (teilweise sogar gar nicht schaltete), was darauf deuten könnte, dass das digitale Schalten in dieser Polarität nicht so stabil ist wie das analoge Schalten. Ab dem 16. negativen Sweep schaltet der Memristor dann auch nicht mehr in den LRS. Daher wurde nun bei den in Abbildung 5.39e gezeigten Messungen die Maximalspannung auf  $1,3$  V erhöht. Tatsächlich zeigt sich hier ein ähnliches Bild wie in Abbildung 5.19b und Abbildung 5.31b (obwohl sich der Memristor zu Beginn in einem höheren Widerstands-Zustand befand). Schließlich wies der Memristor das für diese Polarität bereits beobachtete analoge Schaltverhalten auf. Für Abbildung 5.39e wurde der Set-Vorgang durch Stromeinprägen erzeugt. Hier lässt sich nun auch wieder ein analoges Set-Verhalten ähnlich wie in Abbildung 5.36 beobachten.




(a) Forming




(b) Digitale Sweeps I




(c) Digitale Sweeps II



(d) Digitale Sweeps III



(e) Analoge Sweeps I




(f) Analoge Sweeps II

**Abbildung 5.39.: Einstellen der Schalt-Charakteristik bei den Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target.** (a) zeigt den Forming-Vorgang. In (b) bis (d) wird durch eine genügend geringe Maximalspannung ein digitales Schaltverhalten erzeugt, das in (e) und (f) durch Erhöhen der Maximalspannung in ein analoges wechselt. Das Wort „Strom“ in den Legenden von (d) und (e) weist darauf hin, dass bei diesen negativen Teilsweeps nicht die Spannung, sondern der Strom durchgeföhrt wurde.

Abschließend wurde noch der negative Sweep mittels Stromeinprägungen durch Spannungsanlagen ersetzt (wie zu Beginn dieser Untersuchung), wodurch sich wieder die hierfür bereits präsentierten Kurven ergeben (Abbildung 5.39f).

Dieses Experiment zeigt nicht nur, dass auch unter positivem Reset ein digitales Schalten erzeugt werden kann, sondern trägt auch nennenswert zum in Abschnitt 7 diskutierten Modell bei.<sup>28</sup>

Abbildung 5.40 zeigt die in Abbildung 5.39d und e gezeigten negativen Teilsweeps durch Stromeinprägung in der gleichen wie in Abbildung 5.36b verwendeten Darstellung als  $R(I)$ . Dabei ist hier wieder  $R$  als  $R = V(I)/I$  definiert.



**Abbildung 5.40.:** Widerstandsdarstellung der analogen und digitalen Set-Vorgänge der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target. (a) zeigt  $R(I) = V(I)/I$  für die negativen Teilsweeps aus Abbildung 5.39d (digital) und (b) aus Abbildung 5.39e (analog).

Hier lässt sich nochmals deutlich der Unterschied zwischen digitalem und analogem Schaltverhalten feststellen: Die digitalen Set-Schaltvorgänge durch Stromeinprägungen (die tatsächlich auch schalteten) weisen in Abbildung 5.40a tatsächlich auch ein digitales Schalten mit (meist) analogen Nachschalten auf – quasi genau wie die Reset-Schaltvorgänge durch Spannungsanlagen. Parallel dazu weisen die analogen Set-Schaltvorgänge in Abbildung 5.40b fast das gleiche Verhalten auf, das in Abbildung 5.36b auf Seite 87 gezeigt wurde, auf. Auch hier ist das Set-Schaltverhalten durch Stromeinprägungen analog (bis auf kleinere partiell vorhandene Stufen), wie auch das Reset-Verhalten durch Spannungsanlagen.

<sup>28</sup>Tatsächlich wurde zuerst das dort vorgestellte Modell entwickelt und dann zur Überprüfung dieses Experiment durchgeführt.

### 5.1.5. Pt/TiO<sub>2</sub>/Pt-Memristoren

Um die eben beschriebenen elektrodenmaterialspezifischen Unterschiede der elektrischen Eigenschaften, aber auch die in Abschnitt 6 beschriebenen temperaturbezogenen Eigenschaften besser zuordnen zu können, wurden, wie in Abschnitt 4 und Anhang B beschrieben, auch Memristoren hergestellt, die Platin als Bottom-Elektrode besitzen. Die Top-Elektroden waren dabei entweder Platin (mit Titan als Haftschrift) oder Aluminium. Dabei ergab sich hier das auch in Abschnitt 4 beschriebene Problem, dass die Strukturierung der Platin-Bottom-Elektrode mittels Lift-Off kleine abstehende Überreste hinterließ, die abgesehen von Kurzschlüssen, zu Störungen des eigentlich zu erwartenden Schaltverhaltens führen könnten, da diese bereits eine Art Pfad vorgeben. Solche Spitzen können auch zu Überhöhungen des elektrischen Feldes führen. Denkbar ist auch, dass diese Pfade bei genügend hohen Strömen, bzw. Spannungen schmelzen könnten und auch dadurch das Schaltverhalten beeinflussen könnten.

Tatsächlich wurde in beiden Fällen (mit Aluminium und Platin als Top-Elektrode) hier in der Regel ein instabileres und weniger reproduzierbares Schaltverhalten als bei den Memristoren mit Aluminium als Bottom-Elektrode beobachtet. Daher werden für diese beiden Schichtsysteme nur die wenigen Beispiele gezeigt, bei denen ein verhältnismäßig stabiles Verhalten erzeugt werden konnte. Auf eine Untersuchung der HRS- und LRS-Entwicklungen wurde mangels genügend hoher Reproduzierbarkeit bezüglich anderer Memristoren verzichtet.

Dennoch wiesen diese Messungen eine Tendenz auf, die Hinweise auf die dahinterliegenden Effekte geben kann, weswegen sie im Folgenden trotzdem vorgestellt werden sollen. Sowohl bei den Pt/TiO<sub>2</sub>/Pt- als auch bei den Al/TiO<sub>2</sub>/Pt-Memristoren haben sich unter beiden Polaritäten (Strombegrenzung im Positiven / Negativen, bzw. Reset im Negativen / Positiven) digitale und analoge Charakteristiken gefunden. Der Vollständigkeit halber soll hier für jede Polarität und Charakteristik ein Beispiel gezeigt werden, auch wenn es die eben erwähnten Tendenzen gibt, die kurz beschrieben werden sollen.


Dieser Abschnitt behandelt die Pt/TiO<sub>2</sub>/Pt-Memristoren und der nächste die Al/TiO<sub>2</sub>/Pt-Memristoren.

Abbildung 5.41 zeigt zwei Beispiele für den Forming-Vorgang von Pt/TiO<sub>2</sub>/Pt-Memristoren in positiver und negativer Spannungsrichtung.<sup>29</sup>

Der Strom der in Abbildung 5.41a gezeigten Messungen ist selbst bei niedrigen Spannungen schon verhältnismäßig hoch. Beide Kurven waren zudem deutlich weniger glatt als die bisher gezeigten. Dies könnte auf die beschriebenen Platin-Überreste zurückzuführen sein. Abbildung 5.42 zeigt ein noch extremeres Beispiel: Hier stieg der


<sup>29</sup> Diese, wie auch andere in diesem und im nächsten Abschnitt gezeigte Messungen, wurden von Thomas Neuner durchgeführt. Die Daten wurden von ihm zur Verfügung gestellt. Dies in den Bildunterschriften entsprechend vermerkt.





**Abbildung 5.41.: Forming-Vorgänge der Pt/TiO<sub>2</sub>/Pt-Strukturen.** (a) zeigt einen Forming-Vorgang mit einem negativen und (b) mit einem positiven Spannungs-Sweep. (a) zeigt den Forming-Vorgang des Memristors, dessen Kurven in Abbildung 5.43a gezeigt werden und (b) dessen von Abbildung 5.43c. Beide Messungen wurden von Thomas Neuner durchgeführt.

Strom ziemlich rasch auf ca. 1,8 mA an und brach dann schlagartig ein. Erst danach schien der tatsächliche Forming-Vorgang stattzufinden.




**Abbildung 5.42.: Weiteres Forming-Beispiel einer Pt/TiO<sub>2</sub>/Pt-Struktur.** Gezeigt ist der Forming-Vorgang von dem Memristor, dessen weitere Messungen Abbildung 5.44 zeigt.

Dieser Effekt könnte darauf zurückzuführen sein, dass ein durch den Lift-Off-Prozess entstandener Platin-Dorn bzw. -Flitter einen Kurzschluss verursacht haben könnte, dieser sich aber bei 1,8 mA so stark erwärmt haben könnte, dass er durchgebrannt sein könnte. Erst anschließend konnte das eigentliche Bauteil geformt werden. Diese Vermutung könnte auch den Strom-Verlauf in Abbildung 5.41a erklären, nur dass hier

der Flitter kontinuierlich durchgebrannt sein könnte.

Abbildung 5.43 zeigt vier verschiedene Beispiele für Sweeps, wobei zu bemerken ist, dass die Nummerierung bei allen nur willkürlich bei 1 beginnt – in Wirklichkeit mussten einige Sweeps (mal mehr, mal weniger), teilweise mit anderen Parametern vorher gefahren werden, um solch ein Schalten hervorzubringen.




**Abbildung 5.43.: Sweeps der Pt/TiO<sub>2</sub>/Pt-Strukturen.** (a) zeigt ein Beispiel für Sweeps mit einem analogen Reset in positiver Richtung, (b) für einen digitalen Reset in positiver Richtung, (c) für einen analogen Reset in negativer Richtung und (d) für einen digitalen Reset in positiver Richtung. Für (d) wurde der Aufbau für Temperatur-Messungen verwendet. Die Messungen von (a) und (c) wurden von Thomas Neuner durchgeführt.

Abbildung 5.43a (Memristor-Fläche von 25  $\mu\text{m}^2$ ) zeigt ein analoges Schaltverhalten mit positivem Reset und entsprechend negativer Strombegrenzung (HRS bei ca. 7 k $\Omega$ , LRS bei ca. 3 k $\Omega$ ), Abbildung 5.43b (Memristor-Fläche von 100  $\mu\text{m}^2$ ) ein

digitales Schaltverhalten mit positivem Reset (HRS bei ca.  $83 \text{ k}\Omega$ , LRS bei ca.  $150 \Omega$ ). Abbildung 5.43c (analog, Memristor-Fläche von  $25 \mu\text{m}^2$ , HRS bei ca.  $3 \text{ k}\Omega$ , LRS bei ca.  $0,7 \text{ k}\Omega$ ) und Abbildung 5.43d (digital, Memristor-Fläche von  $25 \mu\text{m}^2$ , HRS bei ca.  $92 \text{ k}\Omega$ , LRS bei ca.  $110 \Omega$ ) zeigen Beispiele für einen negativen Reset unter positiver Spannungsbegrenzung.<sup>30</sup> Bei den in Abbildung 5.43d gezeigten Messungen wurde der 2. negative Sweep zuerst nur bis  $-0,5 \text{ V}$  gefahren, weswegen dieser wiederholt werden musste. Der 4. positive Sweep wurde, wie der 1., 2. und 3. positiven Sweep, zunächst nur bis  $2,5 \text{ V}$  gefahren, dann aber, da sich hier kein Schalten gezeigt hatte, nochmals bis  $4 \text{ V}$  gefahren.

Bei den Pt/TiO<sub>2</sub>/Pt-Memristoren fiel auf, dass zwar digitales Schalten beobachtet werden konnte, allerdings entweder ein nicht wirklich stabiles oder kein perfekt digitales. So wirkt zwar das Schalten in Abbildung 5.43b sehr digital, aber es gibt bei näherer Betrachtung auch leicht flache Kurven mit Zwischenwerten während des Schaltens. Das in Abbildung 5.43d beobachtete Schalten weist ebenfalls im 4. Sweeps keinen perfekt digitalen Reset-Vorgang auf. Die beobachteten analogen Kurven hingegen wirkten stabiler, bzw. traten häufiger auf. So konnte auch das in Abbildung 5.44 gezeigte Experiment an einem besonders stabil analog schaltenden Memristor durchgeführt werden (Memristor-Fläche von  $900 \mu\text{m}^2$ ).



**Abbildung 5.44.: Analoge Sweeps der Pt/TiO<sub>2</sub>/Pt-Strukturen mit sukzessiv erhöhter Sweepweite.** (a) zeigt 15 stabile analoge Sweeps (die Nummerierung gibt die Teilsweeps an) und (b) gepunktet den letzten positiven Teilsweep daraus (Nummer 30) und die Kurven, die sich bei sukzessiver Erhöhung der Maximalspannung ergaben.

Wie auch schon in Abbildung 5.34a auf Seite 85 und Abbildung 5.25a auf Seite 72 konnten auch hier durch sukzessives Erhöhen der Maximalspannung bei reinen positiven Sweeps die vollständigen positiven Teilsweeps / ein positiver Teilsweep relativ

<sup>30</sup>Die angegebenen Widerstände geben wegen der fehlenden Reproduzierbarkeit dabei bloß grobe Richtwerte an und wurden immer beispielhaft im Reset einer Kurve bei betragsmäßig maximal  $100 \text{ mV}$  abgeschätzt.


genau abgefahren werden.

Abschließend lässt sich nicht mit letzter Sicherheit feststellen, ob die Pt/TiO<sub>2</sub>/Pt-Memristoren eher digital oder analog schalten würden, wenn es die Platin-Flitter nicht gäbe. Allerdings wirkte in beiden Richtungen das analoge Schalten stabiler.

### 5.1.6. Al/TiO<sub>2</sub>/Pt-Memristoren

Dieser Abschnitt stellt kurz das elektrische Schaltverhalten der Al/TiO<sub>2</sub>/Pt-Memristoren vor. Wie bereits im vorherigen Abschnitt beschrieben, konnten auch hier nur wenige stabile Messkurven aufgenommen werden.

Abbildung 5.45 zeigt zwei beispielhafte Forming-Vorgänge der Al/TiO<sub>2</sub>/Pt-Memristoren.<sup>31</sup>




**Abbildung 5.45.: Forming-Vorgänge der Al/TiO<sub>2</sub>/Pt-Strukturen.** (a) zeigt einen Forming-Vorgang mit einem negativen und (b) mit einem positiven Spannungs-Sweep. (a) zeigt den Forming-Vorgang von der in Abbildung 5.46a / b gezeigten und (b) der in Abbildung 5.46d gezeigten Messungen. Beide Messungen wurden von Thomas Neuner durchgeführt.

Der kleine Peak in Abbildung 5.45b könnte wieder ein Resultat eines Platin-Flitters oder aber auch der Unterbrechungen der Top-Elektrode (s. Abbildung 4.7b auf Seite 40) sein.

Abbildung 5.46 zeigt beispielhafte Sweeps mit positivem/negativem Reset, bzw. negativer/positiver Strombegrenzung je mit tendenziell digitalem und analogem

<sup>31</sup>Wie in Fußnote 29 auf Seite 94 beschrieben, sind auch in diesem Abschnitt einige (hier sogar die meisten) Messungen von Thomas Neuner durchgeführt worden. Dies ist in den entsprechenden Bildunterschriften vermerkt.

Reset-Verhalten.<sup>32</sup>



**Abbildung 5.46.: Sweeps der Al/TiO<sub>2</sub>/Pt-Strukturen.** (a) zeigt ein Beispiel für Sweeps mit einem analogen Reset in positiver Richtung, (b) für einen digitalen Reset in positiver Richtung, (c) für einen analogen Reset in negativer Richtung und (d) für einen digitalen Reset in positiver Richtung. (a) und (b) wurden am selben Memristor aufgezeichnet. Die Messungen von (a), (b) und (d) wurden von Thomas Neuner durchgeführt.

Bei diesen Memristoren konnten allerdings nur sehr wenige zu einem einigermaßen stabilen Schalten gebracht werden, sodass eine verlässliche Aussage bezüglich der Schaltcharakteristik praktisch unmöglich ist. Die beiden analogen Reset-Vorgänge wirken sehr instabil und sehr verrauscht – auch haben sie an einigen Stellen digitale Anteile. Die digitalen hingegen wirken stabiler. Was allerdings auffällt, ist, dass der Widerstand des

<sup>32</sup>Die in Abbildung 5.46c gezeigten Kurven wurden eigentlich bei geerdeter Top-Elektrode vermessen, indem die Spannung an der Bottom-Elektrode angelegt und dort auch der Strom ausgelesen wurde. Der Übersichtlichkeit halber wurden in der Darstellung die Vorzeichen aller Spannungen und Ströme vertauscht, so, als ob die Spannung an der Top-Elektrode angelegen hätte.

HRS' in allen vier Fällen relativ niedrig war, also, dass der Strom nach dem Reset nicht so gering ausfiel, wie in vielen der bisher gezeigten digitalen Reset-Kurven. Der Widerstand des HRS' bei den analogen Kurven fiel hingegen auch bisher meistens niedriger aus. HRS und LRS lagen in Abbildung 5.46a bei ca. 500  $\Omega$  und ca. 130  $\Omega$ , in b bei ca. 500  $\Omega$  und ca. 120  $\Omega$ , in c bei ca. 4 k $\Omega$  und ca. 750  $\Omega$  und in d bei ca. 1 k $\Omega$  und ca. 210  $\Omega$ .<sup>33</sup>

### 5.1.7. Zusammenfassende Gegenüberstellung

Für die Betrachtungen in Abschnitt 6 und vor Allem in Abschnitt 7, bildet das elektrische Schaltverhalten die Grundlage. Um einen Überblick über die verschiedenen Schichtsysteme zu erhalten, fasst dieser Abschnitt die Beobachtungen der elektrischen Charakterisierung der Memristoren zusammen.

#### 5.1.7.1. Die Teststrukturen

Zu Beginn dieses Abschnitts wurden die Ergebnisse von zwei Testwafern vorgestellt, die Aluminium als Top- und Kupfer oder Aluminium als Bottom-Elektrode besaßen (siehe Abschnitt 5.1.1 ab Seite 43 und Abschnitt 5.1.2 ab Seite 45). Dabei wiesen die kupferhaltigen Memristoren ein mit steigender Sweep-Anzahl niedriger werdendes HRS/LRS-Verhältnis auf, wohingegen die Al/TiO<sub>2</sub>/Al-Memristoren stabiler blieben. Deswegen wurde der Fokus dieser Arbeit zunächst auf die Untersuchung von Al/TiO<sub>2</sub>/Al-Memristoren gelegt und hierfür ein separates Wafer-Design erstellt (welches sich bei allen weiteren hier vorgestellten Wafern nicht mehr änderte).

#### 5.1.7.2. Al/TiO<sub>2</sub>/Al-Memristoren


Die Al/TiO<sub>2</sub>/Al-Memristoren (siehe Abschnitt 5.1.3 ab Seite 46) wurden mit drei auf verschiedene Art hergestellten Titandioxiden produziert. Dabei wies das zweite Oxid (siehe Abschnitt 5.1.3.2 ab Seite 52) das stabilste Verhalten auf. Hierfür gibt es aber auch andere Erklärungsmöglichkeiten, als dass das unterschiedliche Schaltverhalten durch die unterschiedlich hergestellten Oxide hervorgerufen wurde: Bei den Wafern mit dem ersten Oxid (siehe Abschnitt 5.1.3.1 ab Seite 46) wurde die Top-Elektrode nasschemisch geätzt, was möglicherweise zu den in Abschnitt 4 beschriebenen Problemen geführt haben könnte, nämlich, dass die Säure in das Oxid eingedrungen sein könnte und dadurch die Bottom-Elektrode eventuell angeätzt wurde. Ab dem zweiten Titandioxid wurde zur Strukturierung der Top-Elektrode ein Lift-Off-Prozess verwendet, um diese Problematik zu umgehen.

Grundsätzlich war das Verhalten der drei untersuchten Al/TiO<sub>2</sub>/Al-Schichtsysteme

<sup>33</sup>Auch hier geben die angegebenen Widerstände wegen der fehlenden Reproduzierbarkeit bloß grobe Richtwerte an und wurden immer beispielhaft im Reset einer Kurve bei betragsmäßig maximal 100 mV abgeschätzt.

aber vergleichbar.

Abbildung 5.47 zeigt nochmals Abbildung 5.9b von Seite 53 und Abbildung 5.15b von Seite 61 gegenüberstellend.



**Abbildung 5.47.:** Elektrische Kennlinien der zweiten Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target in beiden Reset-Polaritäten. (a) zeigt nochmals Abbildung 5.9b von Seite 53 als Beispiel für ein positives Reset-Schalten der Al/TiO<sub>2</sub>/Al-Memristoren und (b) Abbildung 5.15b von Seite 61 als Beispiel für ein negatives Reset-Schalten der Al/TiO<sub>2</sub>/Al-Memristoren. Die Messungen in (a) wurden von Robert Jacumet durchgeführt; nach [132].

Hier lassen sich nochmals gut mindestens zwei Eigenschaften dieser Memristoren erkennen: Zum einen findet der Reset-Vorgang in der Polarität statt, die keine Strombegrenzung verwendet. Zum Anderen findet dieser meist digital, also abrupt schaltend statt, oft mit einem analogen Nachschalten nach dem digitalen Schalten. Inwieweit der Memristor analog nachschaltete, hing von der maximalen Spannung beim Reset-Vorgang ab – dies konnte in Dekaden verglichen sogar mehr sein als das digitale Schalten an sich. Allerdings ließen sich in [132] bei einem Widerstandsverhältnis von HRS/LRS von ca.  $2,25 \cdot 10^4$  (HRS bei ca.  $0,88 \text{ M}\Omega$ , LRS bei ca.  $39 \Omega$ ) unter positivem Reset nur maximal 151 Sweeps mit positivem Reset realisieren. Bei einem höheren HRS/LRS-Verhältnis von ca.  $1,13 \cdot 10^5$  (HRS bei ca.  $4,69 \text{ M}\Omega$ , LRS bei ca.  $43 \Omega$ ) konnten hingegen nur noch 52 Sweeps realisiert werden.[132]

Aber auch analoges Schalten konnte zumindest kurzzeitig erzeugt werden.


Bei negativem Reset lag der Widerstand des LRS' bei ca.  $47 \Omega$ , der des HRS' bei ca.  $5,1 \text{ k}\Omega$  und HRS/LRS bei ca. 110 (beim zweiten Oxid).

### 5.1.7.3. Pt/TiO<sub>2</sub>/Al-Memristoren

Die Pt/TiO<sub>2</sub>/Al-Memristoren mit Aluminium als Bottom- und Platin als Top-Elektrode wurden mit dem zweiten Oxid (Abschnitt 5.1.4.1 ab Seite 65) und dem dritten Oxid (Abschnitt 5.1.4.2 ab Seite 79) hergestellt. Da zur Strukturierung der Platin-Elektrode von Beginn an ein Lift-Off-Prozess verwendet wurde, gab es hier nicht das Problem, dass die Bottom-Elektrode durch die Strukturierung der Top-Elektrode angeätzt werden hätte können.

Beide Pt/TiO<sub>2</sub>/Al-Schichtsysteme verhielten sich ähnlich, außer, dass beim dritten Oxid nur selten ein negativer Reset erzeugt werden konnte. Vermutlich lag dies daran, dass hier unter positiver Spannung geformt worden war und die Forming-Spannung dabei betragsmäßig deutlich höher als in negativer Richtung gewesen war. Aber auch unter negativem Reset war das Schaltverhalten untereinander vergleichbar.

Abbildung 5.48 zeigt nochmals Abbildung 5.19b von Seite 66 und Abbildung 5.26b von Seite 74 gegenüberstellend.



**Abbildung 5.48.: Elektrische Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen vom zweiten Oxid in beiden Reset-Polaritäten.** (a) zeigt nochmals Abbildung 5.19b von Seite 66 als Beispiel für ein positives Reset-Schalten der Pt/TiO<sub>2</sub>/Al-Memristoren und (b) Abbildung 5.26b von Seite 74 als Beispiel für ein negatives Reset-Schalten der Pt/TiO<sub>2</sub>/Al-Memristoren.

Auch hier fand der Reset-Vorgang in der Richtung statt, in der keine Strombegrenzung eingestellt wurde. Unter positivem Reset fand ein analoges Schaltverhalten statt und unter negativem Reset fand sich ein digitales Schalten, wieder oft mit analogem Nachschalten.

Im analogen Modus unter positivem Reset waren diese Memristoren verhältnismäßig stabil; es konnten mehrere 10000 stabile Sweeps gefahren werden und erst nach ca. 580000 (genauer etwa 579750) Sweeps fiel das untersuchte Bauelement aus.[134] Aber auch im digitalen Modus ließen sich mehr Sweeps realisieren als bei den



Al/TiO<sub>2</sub>/Al-Memristoren (390 Sweeps, wobei der Memristor danach wieder zum Schalten gebracht werden konnte).

Durch Anpassen der Maximalspannung und Strombegrenzung im analogen Modus, konnten das Widerstandsverhältnis, sowie auch die Position des Peaks beim Reset-Vorgang und die Spannung beim Set-Vorgang, bei der der Strom die Strombegrenzung wieder verließ, eingestellt werden. Der Widerstand des LRS' ließ sich zwischen ca. 149 Ω und ca. 2,5 kΩ, der des HRS' zwischen ca. 14 kΩ und ca. 24 kΩ einstellen. Das Widerstandsverhältnis HRS/LRS ließ sich zwischen 9,3 und 98 einstellen, wobei vermutlich das tatsächlich mögliche Intervall noch größer sein dürfte.

Im digitalen Modus lag der LRS bei ca. 79 Ω, der HRS bei ca. 82 kΩ und HRS/LRS bei ca.  $1,0 \cdot 10^3$ .

Schließlich konnte in durch die in Abbildung 5.39 auf Seite 92 dargestellten Messungen gezeigt werden, dass unter genügend geringer Maximalspannung auch unter positiver Reset-Spannung das Schaltverhalten zunächst digital war. Als die Maximalspannung erhöht wurde wechselte das digitale Schaltverhalten in das analoge.

#### 5.1.7.4. Pt/TiO<sub>2</sub>/Pt-Memristoren

Die Untersuchung der Pt/TiO<sub>2</sub>/Pt-Memristoren in Abschnitt 5.1.5 ab Seite 94 konnte hingegen kein eindeutiges Bild ergeben. Es schien aber eine Tendenz zu einem analogen Schaltverhalten in beiden Richtungen zu geben. Inwieweit dies wirklich der Fall war, ist schwer zu sagen – unter Anderem auch deshalb, weil durch die Lift-Off-Strukturierung der Bottom-Elektrode Platin-Flitter zurückblieben, die das Schaltverhalten beeinflussen hätten können. Im analogen Modus lag der HRS bei etwa 3 kΩ bis 7 kΩ und der LRS bei etwa 0,7 kΩ bis 3 kΩ und im digitalen Modus lag der HRS bei etwa 83 kΩ bis 92 kΩ und der LRS bei etwa 25 Ω bis 150 Ω.

#### 5.1.7.5. Al/TiO<sub>2</sub>/Pt-Memristoren

Die Untersuchung der Al/TiO<sub>2</sub>/Pt-Memristoren in Abschnitt 5.1.6 ab Seite 98 ließ ebenfalls kein eindeutiges Bild zu. Hier schien eventuell das digitale Schaltverhalten in beiden Richtungen stabiler zu sein, wobei dies auch hier unter Anderem wegen der Platin-Flitter-Problematik kritisch zu sehen ist.

Im analogen Modus lag der HRS bei etwa 500 Ω bis 4 kΩ und der LRS bei etwa 750 Ω bis 130 Ω und im digitalen Modus lag der HRS bei etwa 500 Ω bis 1 kΩ und der LRS bei etwa 120 Ω bis 210 Ω. Im digitalen Modus zeigte sich also ein etwas höherer LRS und ein niedriger HRS als bei den Pt/TiO<sub>2</sub>/Al-Memristoren im digitalen Modus, wobei der Vergleich wie bereits beschrieben aufgrund mangelnder Reproduzierbarkeit schwierig ist.

## 5.2. Einfluss der Oxiddicke auf das Schaltverhalten

Auf das Schaltverhalten von Memristoren können viele Parameter einen Einfluss haben. Neben den bereits hier untersuchten, aber auch anderen hier nicht untersuchten elektrischen Einflüssen und dem ebenfalls bereits vorgestellten Einfluss des Elektrodenmaterials, kann natürlich auch die Oxidschicht das Schaltverhalten beträchtlich beeinflussen (einen guten Überblick über einige Materialien und deren Schaltverhalten geben beispielsweise Pan et al. [4]). Hier kann jedoch nicht nur das verwendete Material selbst eine wichtige Rolle spielen, sondern auch die Dicke des Oxids; so haben beispielsweise Abunahla et al. [135] den Einfluss der Titanoxid-Schichtdicke auf die Widerstände modelliert.<sup>34</sup>

Deshalb wurden Pt/TiO<sub>2</sub>/Al-Memristoren mit unterschiedlichen Schichtdicken mit dem dritten Oxid wie in Abschnitt 4 und Anhang B beschrieben hergestellt. Hierbei betragen die Schichtdicken ca. 10 nm, 25 nm, 40 nm, 55 nm und 70 nm, wobei die Memristoren mit 40 nm Schichtdicke bereits in Abschnitt 5.1.4.2 ab Seite 79 vorgestellt wurden, weswegen diese hier nicht mehr separat behandelt werden sollen.

Die folgenden Abschnitte stellen pro Schichtdicke ein Beispiel unter negativer Forming-Richtung und negativer Strombegrenzung vor. Die Memristor-Fläche betrug in allen Beispielen 25 μm<sup>2</sup>. Für den Forming-Vorgang wurde eine Strombegrenzung von -4 mA und für die Set-Teilsweeps -2 mA gewählt. Die Sweeps bewegten sich zwischen -3,5 V und 1,3 V. Die Widerstände wurden, soweit nicht anders angegeben, bei 20 mV ausgewertet.

### 5.2.1. 10 nm TiO<sub>2</sub>-Schichtdicke

Die Memristoren mit einem 10 nm dünnen TiO<sub>2</sub> konnten im Rahmen dieser Arbeit nicht in ein stabiles Schaltverhalten überführt werden.<sup>35</sup>

### 5.2.2. 25 nm TiO<sub>2</sub>-Schichtdicke


Abbildung 5.49 zeigt Kennlinien eines Pt/TiO<sub>2</sub>/Al-Memristors mit 25 nm Oxid-Schichtdicke.

Der Forming-Vorgang ging dabei bis -7 V und wieder zurück auf 0 V. Der Memristor wies beim ersten Reset-Vorgang wieder einen Einbruch und Anstieg auf, bevor das

---

<sup>34</sup>Die dort beschriebenen Widerstände stimmen zwar in der Regel nicht mit den hier beobachteten überein, was aber nichts daran ändert, dass die Schichtdicke dennoch einen großen Einfluss auf die Schalt-Charakteristiken haben könnte.

<sup>35</sup>Allerdings wurden aus Zeitgründen auch nur zwei Memristoren pro Forming-Richtung untersucht. Vielleicht hätte bei einigen wenigen Memristoren oder bei anderen elektrischen Parametern ein stabiles Schaltverhalten erzeugt werden können. Dies genauer zu untersuchen könnte Gegenstand weiterer Forschung sein.




**Abbildung 5.49.:** Elektrische Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target mit 25 nm TiO<sub>2</sub>. (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die 14 darauf folgenden Sweeps (die Skala gibt die Nummer des Teilsweeps wieder), (c) HRS und LRS und (d) HRS/LRS.

analoge Schaltverhalten einsetzte, welches hier allerdings nicht so glatt war, wie üblicherweise bei beispielsweise 40 nm Schichtdicke. Der LRS lag bei durchschnittlich ca. 397 Ω, der HRS bei ca. 6,3 kΩ und HRS/LRS bei ca. 16.

### 5.2.3. 55 nm TiO<sub>2</sub>-Schichtdicke

Abbildung 5.50 zeigt Kennlinien eines Pt/TiO<sub>2</sub>/Al-Memristors mit 55 nm Oxid-Schichtdicke.


Der Forming-Vorgang ging dabei zunächst wieder bis -7 V und wieder zurück auf 0 V. Allerdings schaltete der Memristor dann in positiver Richtung bis 1,3 V



**Abbildung 5.50.:** Elektrische Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target mit 55 nm TiO<sub>2</sub>. (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die 17 darauf folgenden Sweeps (die Skala gibt die Nummer des Teilsweeps wieder), (c) HRS und LRS und (d) HRS/LRS. Für den Forming-Vorgang musste die ursprünglich angedachte Maximalspannung betragsmäßig nochmal erhöht werden. Die Ordinate in (b) ist ab 5 mA anders skaliert, weswegen sich der scheinbare Knick beim ersten Reset-Teilsweep ergibt.

noch nicht richtig (siehe ebenfalls Abbildung 5.50a), weswegen die betragsmäßige Maximalspannung auf 12 V erhöht wurde. Hier konnte nun ein Forming-Vorgang beobachtet werden. Die Forming-Spannung war mit  $-11,45$  V vergleichsweise hoch. Der Memristor wies beim ersten Reset-Vorgang wieder einen hohen Strom mit einem quasi digitalen Schalten auf, bevor das analoge Schaltverhalten einsetzte. Der LRS lag bei durchschnittlich ca.  $492 \Omega$ , der HRS bei ca.  $15 \text{ k}\Omega$  und HRS/LRS bei ca. 40.

Da dieser Memristor ein relativ glattes analoges Schaltverhalten aufwies, wurde auch hier der Reset-Vorgang schrittweise gefahren, was Abbildung 5.51 zeigt.



(a) Widerstandseinstellung durch Variation der Maximalspannung

(b)  $R(V_{\max})$


**Abbildung 5.51.: Widerstandseinstellung durch Variation der Maximalspannung bei den Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target mit 55 nm TiO<sub>2</sub>.** (a) zeigt den letzten in Abbildung 5.50b gezeigten positiven Teilsweep (komplett) und positive Sweeps unterschiedlicher Maximalspannung, (b) zeigt den Widerstand abhängig von der Maximalspannung.

Der in Abbildung 5.51b angetragene Widerstand wurde bei 25 mV ausgewertet. Auch hier konnte der Widerstand durch die Maximalspannung zwischen ca. 0,5 V und 1,2 V sukzessive erhöht werden. Die Widerstandswerte wurden stets beim von 0 V ausgehenden Teilsweep ausgelesen und gegen die zuvor gefahrene Maximalspannung (bzw. 0 V, wenn der zuvor gefahrene Teilsweep negativ war) angetragen (so wurde der Wert bei 0 V zu Beginn der 0,1 V-Kurve, der bei 0,1 V zu Beginn der 0,2 V-Kurve usw. und der bei 1,3 V zu Beginn der zweiten 1,3 V-Kurve ausgewertet). Der zuvor komplett gefahrene positive Teilsweep konnte dabei zwar nicht genau abgefahren werden, die qualitative Kurvenform ist dennoch gut erkennbar.

#### 5.2.4. 70 nm TiO<sub>2</sub>-Schichtdicke

Abbildung 5.52 zeigt Kennlinien eines Pt/TiO<sub>2</sub>/Al-Memristors mit 70 nm Oxid-Schichtdicke.

Der Forming-Vorgang ging hier bis  $-7$  V und wieder zurück auf 0 V. Hier reichte diese Spannung, um den Memristor zu formen. Der Memristor wies beim ersten Reset-Vorgang wieder einen steilen Anstieg und ein quasi-digitales Schalten auf, bevor das analoge Schaltverhalten einsetzte, welches hier allerdings wieder nicht perfekt glatt war. Der LRS lag bei durchschnittlich ca. 462  $\Omega$ , der HRS bei ca. 76 k $\Omega$  und HRS/LRS



**Abbildung 5.52:** Elektrische Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target mit 70 nm TiO<sub>2</sub>. (a) zeigt halblogarithmisch den Forming-Vorgang, (b) zeigt die 10 darauf folgenden Sweeps (die Skala gibt die Nummer des Teilsweeps wieder), (c) HRS und LRS und (d) HRS/LRS. Auch hier wurde in (b) eine Unterteilung der Ordinate vorgenommen, was den scheinbaren Knick des ersten positiven Teilsweeps begründet.

bei ca. 245.

### 5.2.5. Einfluss der Oxiddicke auf die Widerstände

Tabelle 5.2 fasst nun die Widerstände und Widerstandsverhältnisse für die hier vorgestellten Messungen von Memristoren verschiedener Oxiddicken vom zweiten Oxid zusammen (für 40 nm wurden die Werte, die zu Abbildung 5.31 gehören, gelistet).

Schichtdicke	LRS	HRS	HRS/LRS
25 nm	397 $\Omega$	6,3 k $\Omega$	16
40 nm	338 $\Omega$	20 k $\Omega$	63
55 nm	492 $\Omega$	15 k $\Omega$	40
70 nm	462 $\Omega$	76 k $\Omega$	245

**Tabelle 5.2.: Überblick über die Widerstände der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target abhängig von der Schichtdicke.** Diese Tabelle listet die bereits im Text an den entsprechenden Stellen erwähnten Widerstände LRS und HRS, sowie das Verhältnis HRS/LRS daraus für die hier beispielhaft vorgestellten Memristoren auf. Alle Werte sind verhältnismäßig grob und nur für die einzelnen hier vorgestellten Messungen gültig.

Darin ist ersichtlich, dass, mit Ausnahme der Memristoren mit 55 nm Oxid-Schichtdicke, der HRS mit steigender Oxiddicke steigt, während der LRS ungefähr gleich groß bleibt. Entsprechend steigt auch HRS/LRS (mit Ausnahme des 55 nm-Beispiels) an. In Abbildung 5.50a ist ersichtlich, dass der Memristor mit 55 nm Oxiddicke auch beim Forming-Vorgang bereits etwas aus der Reihe geschlagen war. Dies könnte damit zusammenhängen, dass, wie in Abschnitt 4 und Anhang B beschrieben, für diesen zwei Titandioxid-Beschichtungen nötig gewesen waren.<sup>36</sup> Dies könnte der Grund dafür sein, weshalb sich dieser etwas anders verhielt als Memristoren, bei denen das Titandioxid mit einer Fahrt abgeschieden worden war, wobei an dieser Stelle nur spekuliert werden kann, weshalb sich eine mehrmalige Abscheidung so deutlich auf den Forming-Vorgang auswirkt. Interessanterweise passt dieses Verhalten nur bedingt zu den Modellierungen in [135]; dort steigen sowohl HRS, als auch LRS nennenswert mit steigender Oxiddicke, während HRS/LRS sinkt, allerdings wurden dort auch beispielsweise nur Oxiddicken bis 40 nm modelliert.

### 5.2.6. Einfluss der Oxiddicke auf die Forming-Spannungen

Tabelle 5.3 listet die Mittelwerte der gemessenen Forming-Spannungen, also der Spannungen, bei denen der Strom während des Forming-Prozesses in die Strombegrenzung (hier  $\pm 2$  mA) schaltete, für die Memristoren mit dem Titandioxid vom oxidischen Target abhängig von der Oxid-Schichtdicke auf. Dabei wurden auch die Memristoren ausgewertet, die nach dem Forming kein stabiles Schaltverhalten aufwiesen (was beispielsweise bei positivem Forming fast alle Memristoren waren).

In positiver Richtung schienen die 55 nm-Memristoren durchzubrennen, statt geformt zu werden – die Strombegrenzung wurde nicht erreicht, der Strom schaltete aber und verringerte sich nach und nach wieder leicht. Ansonsten zeigen diese Werte wieder (mit Ausnahme der 55 nm-Memristoren) einen eindeutigen Trend: Mit steigender Schichtdicke steigen auch betragsmäßig die Forming-Spannungen. Die 25 nm-Memristoren wurden in positiver Richtung nicht vermessen.


Die Mittelwerte der Forming-Spannungen für Memristoren mit 10 nm, 40 nm und

<sup>36</sup>Andreas Drost und Chi Hung Vu stellten diese Memristoren her.

Schichtdicke	$\langle V_{\text{Form}}^+ \rangle$	$\sigma$	Anzahl	$\langle V_{\text{Form}}^- \rangle$	$\sigma$	Anzahl
10 nm	3,84 V	0,00 V	2	-3,13 V	0,01 V	2
25 nm	-	-	0	-3,27 V	0,02 V	3
40 nm	8,16 V	0,22 V	7	-3,38 V	0,07 V	5
55 nm	12,9 V*	1,56 V*	2*	-11,31 V	0,19 V	2
70 nm	11,54 V	0,60 V	2	-4,90 V	0,08 V	2

**Tabelle 5.3.: Überblick über die Forming-Spannungen der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target abhängig von der Schichtdicke.** Diese Tabelle listet die Mittelwerte der Forming-Spannungen  $\langle V_{\text{Form}}^{\pm} \rangle$  in positiver und negativer Spannungsrichtung und die zugehörigen Standardabweichungen  $\sigma$  für die vermessenen Memristoren sowie deren Anzahl auf. Dabei ist zu beachten, dass aus Zeitgründen oft nur wenige Memristoren vermessen wurden und daher die Standardabweichung nur eine geringe Aussagekraft besitzt. Bei 55 nm schienen in positiver Spannungsrichtung die Memristoren durchzubrennen, statt geformt zu werden, weswegen diese Werte mit einem \* markiert sind.

70 nm Oxid-Schichtdicke stellt Abbildung 5.53 graphisch dar.



**Abbildung 5.53.: Forming-Spannungen der Pt/TiO<sub>2</sub>/Al-Strukturen vom oxidischen Target.** Gezeigt sind nur die in Tabelle 5.3 gelisteten Mittelwerte der Memristoren mit 10 nm, 40 nm und 70 nm Oxiddicke. Ebenfalls wurden zwei lineare Fits angelegt, deren Gleichung ebenfalls mit angegeben ist.

Hier lässt sich ein fast lineares Verhalten feststellen<sup>37</sup>. In beiden Fällen erhöht sich betragsmäßig die Forming-Spannung bei steigender Schichtdicke. Bei hypothetischen 0 nm Schichtdicke lägen die Forming-Spannungen extrapoliert bei betragsmäßig fast gleichen Spannungen (2,71 V und -2,62 V). Der Grund dafür bedarf allerdings weiterer Untersuchungen.

<sup>37</sup>Natürlich ist dabei zu beachten, dass ein linearer Fit durch nur drei Messpunkte kritisch zu sehen ist. Hier soll es aber vielmehr darum gehen, das grundsätzliche Verhalten zu veranschaulichen.



### 5.3. Einfluss der Haftschrift auf das Schaltverhalten


Um Platin stabil auf einer oxidischen Schicht aufzubringen, wird üblicherweise eine Haftschrift wie beispielsweise Titan verwendet. Diese Titan-Haftschrift sollte natürlich, wenn sie sich zwischen der eigentlichen Platin-Top-Elektrode und dem Titandioxid befindet, im Idealfall keinen Einfluss auf das elektrische Schaltverhalten haben. Um dies zu untersuchen, wurden von Andreas Drost und Chi Hung Vu mit Oxid vom oxidischen Target, wie in Abschnitt 4 und Anhang B beschrieben, auch Wafer mit Aluminium als Bottom- und Top-Elektrode, jedoch mit einer 5 nm dicken Titanhaftschrift (die bei Aluminium nicht nötig gewesen wäre) zwischen dem Titandioxid und der Top-Elektrode hergestellt. Hier sollen kurz die wichtigsten Ergebnisse der Memristoren mit der 40 nm dicken Titandioxid-Schicht vorgestellt werden. Die Memristor-Fläche betrug stets  $25 \mu\text{m}^2$ .

Abbildung 5.54 zeigt ein Beispiel eines solchen Memristors unter positivem Reset.


Hier wurde zunächst in negativer Spannungs-Richtung (bis  $-7 \text{ V}$  und zurück auf  $0 \text{ V}$  bei einer Strombegrenzung von  $-4 \text{ mA}$ ) geformt. Die Forming-Spannung betrug dabei ca.  $-3,64 \text{ V}$ . Abbildung 5.54a zeigt die ersten 3 Sweeps nach dem Forming. Das Schaltverhalten stabilisierte sich während dieser Sweeps zu einem ab dem 4. Sweep (Abbildung 5.54b) digitalen Schaltverhalten. Beim 24. (negativ) und beim 25. (positiv) Teilsweep war das Schaltverhalten jedoch anders. Ansonsten war das hier auftretende Schaltverhalten, wie auch bei den  $\text{Al}/\text{TiO}_2/\text{Al}$ -Memristoren ohne Titan-Haftschrift, digital, was ein Hinweis darauf sein könnte, dass die Titan-Haftschrift vielleicht zu Beginn einen kleinen Einfluss auf das Schaltverhalten besessen haben könnte, anschließend aber nicht mehr. Die Sweeps wurden zwischen  $-3,5 \text{ V}$  und  $1,3 \text{ V}$  bei einer Strombegrenzung von  $-2 \text{ mA}$  gefahren. Der LRS betrug ab dem 4. Sweep durchschnittlich  $94 \Omega$ , der HRS ab dem 4. Sweep  $0,10 \text{ G}\Omega$  (wobei ohne den hohen 11. Widerstandswert der Durchschnitt nur bei  $13 \text{ M}\Omega$  liegt) und HRS/LRS betrug durchschnittlich (ebenfalls ab dem 4. Sweep)  $1,3 \cdot 10^6$ , bzw. ohne den 11. Wert  $2,0 \cdot 10^5$ . Auch diese hohen HRS-Werte passen zum Schalten der  $\text{Al}/\text{TiO}_2/\text{Al}$ -Memristoren.

Allerdings wurden an einem anderen Memristor auf dem gleichen Chip auch die in Abbildung 5.55 gezeigten Kurven gemessen.


Auch hier wurde bis  $-7 \text{ V}$  und zurück auf  $0 \text{ V}$  bei einer Strombegrenzung von  $-4 \text{ mA}$  geformt. Die Forming-Spannung betrug ca.  $-3,44 \text{ V}$ , also fast genauso viel wie im soeben gezeigten Beispiel. Die Sweeps bewegten sich ebenfalls zwischen  $-3,5 \text{ V}$  und  $1,3 \text{ V}$  bei einer Strombegrenzung von  $-2 \text{ mA}$ . Allerdings entwickelte sich das Schaltverhalten gegen Ende der ersten 6 Sweeps (Abbildung 5.55a) in ein fortan analoges Schaltverhalten (Abbildung 5.55b). Welches sich im Laufe immer mehr dem bereits gezeigten analogen Schaltverhalten der  $\text{Pt}/\text{TiO}_2/\text{Al}$ -Memristoren annäherte. Auch LRS (ab dem 7. Sweep durchschnittlich bei ca.  $544 \Omega$ ), HRS (ab dem 7. Sweep durchschnittlich ca.  $13 \text{ k}\Omega$ ) und HRS/LRS (ab dem 7. Sweep durchschnittlich ca. 25)




(a) Sweeps I



(b) Sweeps II



(c) Entwicklung des Widerstands




(d) Entwicklung des Widerstandsverhältnisses

**Abbildung 5.54.: Elektrische Kennlinien einer Al/Ti/TiO<sub>2</sub>/Al-Struktur mit positivem Reset.** (a) zeigt die ersten 3 Sweeps nach dem Forming-Vorgang, (b) zeigt weitere 17 darauf folgende Sweeps (beide Skalen geben die Nummer des Teilsweeps wieder), (c) HRS und LRS und (d) HRS/LRS.

passen zu einem analogen Schaltverhalten.


Unter negativem Reset ergab sich wieder ein digitales Schaltverhalten (Abbildung 5.56).

Hierbei wurde positiv bis zunächst 9 V geformt, allerdings konnte hier noch kein Forming hervorgerufen werden. Daher wurde anschließend bis 12 V unter einer Strombegrenzung von 4 mA geformt. Die Forming-Spannung lag bei ca. 10,75 V. Gegen Ende der ersten 5 Sweeps ergab sich ein digitales Schaltverhalten. Der LRS lag ab dem 6. Sweep bei durchschnittlich 286 Ω, der HRS ab dem 6. Sweep bei durchschnittlich 28 kΩ und HRS/LRS ab dem 6. Sweep bei durchschnittlich 99.




**Abbildung 5.55.:** Weitere elektrische Kennlinien einer Al/Ti/TiO<sub>2</sub>/Al-Struktur mit positivem Reset. (a) zeigt die ersten 6 Sweeps nach dem Forming-Vorgang, (b) zeigt weitere 17 darauf folgende Sweeps (beide Skalen geben die Nummer des Teilsweeps wieder), (c) HRS und LRS und (d) HRS/LRS.


Inwieweit eine Titan-Haftschrift das Schaltverhalten beeinflusst, konnte anhand dieser Untersuchungen nicht eindeutig geklärt werden. Da aber auch hier digitales Schaltverhalten (was ohne Haftschrift bei einer Aluminium-Top-Elektrode zu erwarten gewesen wäre) auftrat, ist es durchaus möglich, dass sich das Schaltverhalten, das durch die Top-Elektrode hervorgerufen wird, durchsetzen kann. Bei den Pt/TiO<sub>2</sub>/Al-Memristoren konnte aber in positiver Reset-Richtung praktisch kein anderes Verhalten außer einem analogen (sofern die Spannung groß genug gewählt wurde) beobachtet werden. Dies lässt die Vermutung zu, dass möglicherweise Titan das gleiche analoge Schaltverhalten wie Platin aufweist und daher die Haftschrift vermutlich qualitativ nichts an der Schaltcharakteristik ändert.




(a) Sweeps I



(b) Sweeps II



(c) Entwicklung des Widerstands



(d) Entwicklung des Widerstandsverhältnisses

**Abbildung 5.56.: Elektrische Kennlinien einer Al/Ti/TiO<sub>2</sub>/Al-Struktur mit negativem Reset.** (a) zeigt die ersten 5 Sweeps nach dem Forming-Vorgang, (b) zeigt weitere 15 darauf folgende Sweeps (beide Skalen geben die Nummer des Teilsweeps wieder), (c) HRS und LRS und (d) HRS/LRS.

## 6. Elektrische Charakterisierung unter Temperatur-Variation

Bei elektrischen Vermessungen von Memristoren bei unterschiedlichen Temperaturen zeigte sich unter Anderem folgender Effekt, der bereits in [33] veröffentlicht wurde: Unter bestimmten Umständen können die Widerstände von Memristoren allein durch Erhöhung der Temperatur (mit und ohne angelegter Spannung) ihren Zustand wechseln. Dieser Effekt soll in diesem Abschnitt nochmals vorgestellt und auch durch weiterführende elektrische / temperaturabhängige Messungen näher beleuchtet werden. Dabei werden zunächst die temperaturabhängigen Eigenschaften der Al/TiO<sub>2</sub>/Al-Memristoren vom ersten und vom zweiten Oxid, dann die der Pt/TiO<sub>2</sub>/Al-Memristoren vom zweiten Oxid und schließlich die der Pt/TiO<sub>2</sub>/Pt-Memristoren vom zweiten Oxid vorgestellt.<sup>1</sup> Schlussendlich sollen die wichtigsten Ergebnisse in Abschnitt 6.4 zusammengefasst werden.

### 6.1. Al/TiO<sub>2</sub>/Al-Memristoren

Zunächst werden die Al/TiO<sub>2</sub>/Al-Memristoren mit Oxid vom metallischen Target und dann die mit Oxid vom metallischen Target bei niedrigerem Druck vorgestellt.


#### 6.1.1. Die Strukturen mit Oxid vom metallischen Target

Dieser Abschnitt stellt die wichtigsten elektrischen Messungen der Al/TiO<sub>2</sub>/Al-Memristoren mit Oxid vom metallischen Target unter zyklischer Temperatur-Variation vor.

Abbildung 6.1 zeigt Widerstandsmessungen bei unterschiedlichen Temperaturen im HRS und im LRS eines Memristors.

---

<sup>1</sup>Auf eine Behandlung der Testwafer und der Al/TiO<sub>2</sub>/Pt-Memristoren wurde entweder mangels Reproduzierbarkeit oder, weil diese schlicht nicht vermessen wurden, bzw. werden konnten, verzichtet. Zusätzlich ergab sich bei den Testwafern das Problem, dass die Nadel direkt auf den Pads aufgelegt wäre. Vor Allem Messungen, bei denen thermische Ausdehnung vorliegt, sollten dabei vorsichtig betrachtet werden, da es denkbar ist, dass sich bei Erhöhen der Temperatur die Nadel in den Memristor drückt und dadurch die Ergebnisse verfälschen könnte. Auf eine Behandlung der Wafer mit dem dritten Oxid (dem Titandioxid vom oxidischen Target) wurde wegen Zeitmangels ebenfalls verzichtet.



**Abbildung 6.1.: Widerstandsentwicklung der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target bei unterschiedlichen Temperaturen.** (a) zeigt die Widerstandsentwicklung des LRS' und (b) die des HRS' bei punktuell vermessenen Temperaturen.


Hierbei wurde der Memristor auf dem heizbaren Chuck des Waferprobers vermessen. Der Memristor wurde unter negativer Strombegrenzung betrieben. Die Memristor-Fläche betrug  $400 \mu\text{m}^2$ . Es wurde ein Memristor verwendet, der in in Anhang A.1.2.1 mit M bezeichnet wurde (siehe dazu auch Fußnote 5 auf Seite 51). Die Spannung, bei der der Widerstand ausgewertet wurde, betrug  $50 \text{ mV}$ .

Hier sind im Großen und Ganzen zwei Eigenschaften erkennbar: Zum Einen steigt im LRS der Widerstand mit steigender Temperatur, während er im HRS sinkt. Dies erinnert an das Verhalten von Metallen, deren Widerstand im Allgemeinen bei steigender Temperatur steigt, und an das von Halbleitern, deren Widerstand sich bei höherer Temperatur in der Regel verringert. Dies könnte implizieren, dass sich der Pfad (im LRS geschlossen) überwiegend metallisch und der Spalt zwischen Pfadende und Elektrode (HRS) überwiegend halbleitend verhält. Zum Anderen fällt in beiden Fällen der Widerstand im Laufe des Temperatur-Sweeps ab. Dies geschah hier im Falle des LRS' bei der Temperaturverringern, während es im Falle des HRS' bei der Temperaturerhöhung geschah.

Dieser Effekt der Widerstandsverringern bei erhöhter Temperatur wurde, wie in Abschnitt 2 erwähnt, noch nicht häufig in der Literatur beschrieben.<sup>2</sup> Deshalb soll dieser Effekt im Folgenden näher untersucht werden. Dazu wurde überwiegend der in Abschnitt 3.3.2 beschriebene Aufbau verwendet, da damit nicht nur punktuell, sondern kontinuierlich die Temperatur mitgemessen werden kann. Wenn nicht anders erwähnt, wurde im Folgenden der Aufbau ohne Temperatur-Regler (siehe Abschnitt 3.3.2.1) verwendet.

<sup>2</sup>Die erste genauere Untersuchung dieses Effekts – vor Allem, dass der durch diesen Effekt entstandene Widerstand elektrisch wieder gelöscht und dann von Neuem erzeugt werden konnte – wurde (nach bestem Wissen und Gewissen) durch diese Arbeit 2020 in [33] veröffentlicht.

Abbildung 6.2 zeigt bereits in [33] veröffentlichte Messungen hierzu.




**Abbildung 6.2.: Widerstandsentwicklung der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target unter zyklischer Temperatur-Variation.** (a) zeigt die Widerstandsentwicklung mit der Temperatur und (b) mit der Zeit als Abszisse, wobei (a) nur die Temperatur-Sweeps zeigt, während (b) auch die Spannungs-Sweeps darstellt. Die roten Flächen in (b) markieren die Temperatur-Sweeps und die blauen die Spannungs-Sweeps. In (b) markiert die schwarze Kurve den Widerstand, die rote die Temperatur und die blaue die Spannung. [33] © 2020 IEEE

Hier wurde (unter positivem Reset) der Memristor zunächst in einen LRS gebracht. Dann wurde bei 0 s begonnen, den Memristor durch einen positiven Temperatur-Sweep in einen HRS zu bringen. Danach wurde bei 25 mV (um den Widerstand auslesen zu können) die Temperatur auf ca. 140 °C erhöht und wieder auf knapp über Raumtemperatur zurückgefahren. Während dieses Temperatur-Sweep ging der als stepwise beschriftete Schalteffekt vonstatten. Der Widerstand verringerte sich schrittweise, bis er sich nun wieder in einem LRS befand. Anschließend konnte der Widerstand wieder durch einen Spannungs-Sweep in einen HRS gebracht und von Neuem die Temperatur erhöht werden, was wieder zu einem – diesmal abrupten – Schaltverhalten (mit abrupt beschriftet) führte (auch hier betrug die Spannung durchgehend 25 mV). Die Temperatur wurde nach dem Zurückfahren wieder erhöht und verringert, während der Widerstand in dem LRS (von leichten Abweichungen abgesehen) blieb. Auch dieser Widerstand konnte anschließend durch einen positiven Spannungs-Sweep zurück in einen HRS gebracht werden. Zwischen den Spannungs- und Temperatur-Sweeps befand sich immer eine kurze Pause (im Bereich von einigen Sekunden), was durch den Parameter-Analyzer vorgegeben wurde. Die Memristor-Fläche betrug 2500  $\mu\text{m}^2$ . Abbildung 6.2b zeigt zeitabhängig dieses Experiment, während Abbildung 6.2a nur die Temperatur-Sweeps als  $R(T)$ -Kurve zeigt. Als  $R$  ist hier stets (auch in allen folgenden Experimenten dieser Art) das Verhältnis  $V/I(V)$  gemeint, ungeachtet, ob die Kennlinie linear ist oder nicht. Hierbei ist zu beachten, dass solch ein temperaturindu-

ziertes Schalten auch ohne jegliche angelegte Spannung beobachtet werden konnte.<sup>3</sup> [33]

Abbildung 6.3 zeigt weitere Messungen dieser Art (mit einer Memristor-Fläche von ebenfalls  $2500 \mu\text{m}^2$ ), diesmal unter Verwendung des Temperatur-Reglers (siehe Abschnitt 3.3.2.2) und auch hier unter positivem Reset.



**Abbildung 6.3.: Weitere Widerstandsentwicklung der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target unter zyklischer Temperatur-Variation.** (a) zeigt die Widerstandsentwicklung mit der Temperatur und (b) mit der Zeit als Abszisse, wobei (a) nur die Temperatur-Sweeps zeigt, während (b) auch die Spannung-Sweeps darstellt. Die roten Flächen in (b) markieren wieder die Temperatur-Sweeps (T1 bis T4 in (a)) und die blauen die Spannung-Sweeps. In (b) markiert die schwarze Kurve den Widerstand, die rote die Temperatur und die blaue die Spannung.


Die Spannung zum Auslesen des Widerstands betrug auch hier 25 mV und die Maximal-Temperatur ca. 116  $^{\circ}\text{C}$ . Hier konnte vier Mal ein temperaturinduziertes Schalten in einen LRS erzeugt werden, wobei der Memristor jedes Mal durch einen Spannung-Sweep zurück in einen HRS gebracht werden konnte. Das Schaltverhalten unter den Temperatur-Sweeps war dabei in allen vier Fällen eher schrittweise (in Anlehnung an das in Abbildung 6.2 gezeigte schrittweise und abrupt schaltende Verhalten).

Bei den bisher in diesem Abschnitt gezeigten Experimenten war die Spannung, bei der der Widerstand ausgelesen wurde, immer relativ klein (50 mV, bzw. 25 mV), sodass der Einfluss der Spannung auf das Schalten möglichst gering war. Abbildung 6.4 zeigt die bereits in [33] veröffentlichten Widerstands-Messungen unter zyklischer Temperatur-Variation mit einer betragsmäßig größeren Spannung unter positivem

<sup>3</sup>Darauf wird in Abschnitt 6.2 auch nochmal genauer eingegangen.



Reset.<sup>4</sup> Die Memristor-Fläche betrug auch hier 2500  $\mu\text{m}^2$ . [33]



(a)  $R(T)$  bei negativer Spannung [33] © 2020 IEEE (b)  $R(T)$  bei positiver Spannung [33] © 2020 IEEE

**Abbildung 6.4.:** Widerstandsentwicklung der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target unter zyklischer Temperatur-Variation mit erhöhter Spannung. (a) zeigt die Widerstandsentwicklung mit der Temperatur unter negativer Spannung und (b) unter positiver Spannung. Der kleinere Graph in (b) vergrößert den Bereich von 115 °C bis 120 °C. [33] © 2020 IEEE


In Abbildung 6.4a lässt sich zunächst ein kleines, schrittweises Schalten bei  $-300$  mV bis ca.  $80$  °C feststellen (i). Der nächste Temperatur-Sweep bis ungefähr zur gleichen Temperatur, ebenfalls bei  $-300$  mV, zeigt schließlich kein nennenswertes Schalten mehr (ii). Unter einem erneuten Temperatur-Sweep bis ca.  $95$  °C bei ebenfalls  $-300$  mV zeigte sich dann wieder ein Schalten (iii). Würde dieser Temperatur-Sweep so wiederholt, sollte wie bei (ii) kein Schalten auftreten. Nun wurde wieder bis ca.  $95$  °C gesweept, allerdings unter  $-500$  mV (iv). Hier konnte dann wieder ein Schalten beobachtet werden.<sup>5</sup> [33]

Für die in Abbildung 6.4b gezeigten Messungen wurde eine positive Spannung von  $400$  mV während eines Temperatur-Sweeps bis ca.  $120$  °C angelegt. Bei ca.  $117$  °C schaltete dabei der Widerstand kurzzeitig in einen LRS, bevor er dann in einen HRS, der über dem initialen Widerstand lag, schaltete. [33]

Abbildung 6.5 zeigt weitere Messungen unter negativer Spannung (unter positivem Reset) bei ebenfalls  $2500$   $\mu\text{m}^2$  Memristor-Fläche. Hierfür wurde der Temperatur-Regler-Aufbau verwendet.

<sup>4</sup>Die Idee hinter diesem Experiment war, die Spannung so groß zu wählen, dass die daraus entstehenden Auswirkungen auf den Pfad nicht mehr zu vernachlässigen waren, aber gleichzeitig niedrig genug waren, dass sie ohne Temperatur-Sweep möglichst wenig Schalten verursachte.

<sup>5</sup>Dass Kurve (iii) und Kurve (iv) nicht übereinanderliegend starten, wurde vermutlich durch ein kleines spannungsinduziertes Schalten vor dem Temperatur-Sweep, bzw. zu Beginn desselben, verursacht.



**Abbildung 6.5.: Weitere Widerstandsentwicklung der Al/TiO<sub>2</sub>/Al-Strukturen vom metallischen Target unter zyklischer Temperatur-Variation.** (a) zeigt die Widerstandsentwicklung mit der Temperatur und (b) mit der Zeit als Abszisse, wobei (a) nur die Temperatur-Sweeps zeigt, während (b) auch die Spannung darstellt. In (b) markiert wieder die schwarze Kurve den Widerstand, die rote die Temperatur und die blaue die Spannung.


Hier wurden nacheinander unter  $-1,00$  V,  $-1,25$  V,  $-1,50$  V und  $-1,75$  V Temperatur-Sweeps bis ca.  $117$  °C gefahren. Dabei lässt sich bei  $-1,00$  V und  $-1,25$  V noch kein nennenswertes temperaturinduziertes Schalten beobachten. Bei  $-1,50$  V lässt sich dann schon ein graduelles Schalten im Verlaufe des Temperatur-Sweeps beobachten, ebenso bei  $-1,75$  V, wobei hier beim Zurückfahren der Temperatur der Strom bei ca.  $35$  °C abrupt in die Strombegrenzung von  $-5$  mA schaltet. Kleine Abweichungen von einer Kurve zur nächsten können dabei auch dadurch entstehen, dass auch hier  $R = V/I(V)$  der Widerstand bei der jeweiligen Spannung darstellt und die Kennlinie (vor Allem bei solch betragsmäßig relativ hohen Spannungen) nicht zwingend linear verlaufen muss.

### 6.1.2. Die Strukturen mit Oxid vom metallischen Target bei niedrigerem Druck

Hier sollen kurz temperaturinduzierte Schaltvorgänge bei den Al/TiO<sub>2</sub>/Al-Memristoren mit dem zweiten Oxid vorgestellt werden.

Abbildung 6.6 zeigt temperaturabhängige Messungen unter negativem Reset eines Memristors mit  $25$   $\mu\text{m}^2$  Fläche.

Die Temperatur wurde immer bis ca.  $150$  °C gesweept, der Widerstand wurde während der Temperatur-Sweeps bei  $25$  mV ausgelesen. Auch hier zeigt sich deutlich ein temperaturinduziertes abruptes Schalten in einen LRS, welches durch einen (hier

(a)  $R(T)$  [34] © 2022 IEEE(b)  $R(t)$ ,  $T(t)$  und  $V(t)$  [34] © 2022 IEEE

**Abbildung 6.6.: Widerstandsentwicklung der Al/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid unter zyklischer Temperatur-Variation.** (a) zeigt die Widerstandsentwicklung mit der Temperatur und (b) mit der Zeit als Abszisse, wobei (a) nur die Temperatur-Sweeps zeigt, während (b) auch die Spannung darstellt. In (b) markiert wieder die schwarze Kurve den Widerstand, die rote die Temperatur und die blaue die Spannung. Daten hiervon wurden (anders dargestellt) in [34] © 2022 IEEE veröffentlicht.


negativen) Reset-Sweep in einen HRS zurückgesetzt werden kann.

Ein weiteres Beispiel zeigt Abbildung 6.7. Hier wurde ebenfalls ein Memristor der Fläche  $25 \mu\text{m}^2$  verwendet. Auch hier wurde der Memristor unter positiver Strombegrenzung (also negativem Reset) eingefahren.<sup>6</sup>

Hier wurden die Temperatur-Sweeps leicht unterschiedlich weit bis mindestens  $152^{\circ}\text{C}$  gefahren.<sup>7</sup> Auch hier wurde bei  $25 \text{ mV}$  der Widerstand während den Temperatur-Sweeps ausgelesen. Neben dem Nachschalten der dritten Temperatur-Sweep-Kurve in einen noch niedrigeren LRS, ist hier der Hauptunterschied zu Abbildung 6.6 die höhere Temperatur, bei der sich das abrupte Schalten ereignete: Hier schaltete der erste Temperaturkurve bei ca.  $143^{\circ}\text{C}$  leicht und bei ca.  $151^{\circ}\text{C}$  stärker, die zweite bei ca.  $155^{\circ}\text{C}$  und die dritte bei ca.  $120^{\circ}\text{C}$  und bei ca.  $144^{\circ}\text{C}$  nochmal nach, während in Abbildung 6.6 die erste Kurve bei ca.  $107^{\circ}\text{C}$ , die zweite bei ca.  $60^{\circ}\text{C}$  und die dritte bei ca.  $79^{\circ}\text{C}$  schaltete.

<sup>6</sup>Genaugenommen lag hier bei den Spannungs-Sweeps die Spannung an der Bottom-Elektrode an, sodass ein positiver Reset vorlag, was bei Anpassung der Polarität auf die in dieser Arbeit verwendete Kontaktierung / Polung den negativen Reset bei Anlegen der Spannung an die Top-Elektrode ergäbe. Bei den Temperatur-Sweeps lag die Spannung tatsächlich an der Top-Elektrode an.

<sup>7</sup>Die wackelige Temperatur-Kurve beim Zurückfahren auf ca. Raumtemperatur ergibt sich durch die Kühlung mit gasförmigem Stickstoff, der zur Kühlung an das PCB geblasen wurde.




**Abbildung 6.7.:** Weitere Widerstandsentwicklung der Al/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid unter zyklischer Temperatur-Variation. (a) zeigt die Widerstandsentwicklung mit der Temperatur und (b) mit der Zeit als Abszisse, wobei (a) nur die Temperatur-Sweeps zeigt, während (b) auch die Spannung darstellt. In (b) markiert wieder die schwarze Kurve den Widerstand, die rote die Temperatur und die blaue die Spannung.

## 6.2. Pt/TiO<sub>2</sub>/Al-Memristoren

Auch die Pt/TiO<sub>2</sub>/Al-Memristoren vom zweiten Oxid wurden auf ihr Temperaturverhalten hin untersucht. Abbildung 6.8 zeigt Messungen, die auf dem heizbaren Chuck des Waferprobers erstellt wurden. Dabei wurden vier Memristoren bei positivem Reset – zwei im HRS (a und b) und zwei im LRS (c und d) – bei verschiedenen Temperaturen bis 300 mV und wieder zurück auf 0 V gesweept. Bis 300 mV sollte sich dabei kein nennenswertes Schalten ereignen, was auch tatsächlich zutraf. Die Memristor-Fläche betrug 60  $\mu\text{m}^2$ .

Dabei betragen die Temperaturen (in dieser Reihenfolge) ca. 25  $^{\circ}\text{C}$ , 50  $^{\circ}\text{C}$ , 75  $^{\circ}\text{C}$ , 100  $^{\circ}\text{C}$ , 125  $^{\circ}\text{C}$ , 150  $^{\circ}\text{C}$ , 175  $^{\circ}\text{C}$ , 200  $^{\circ}\text{C}$ , 150  $^{\circ}\text{C}$ , 100  $^{\circ}\text{C}$  und 50  $^{\circ}\text{C}$ . Abbildung 6.8a zeigt beispielhaft von den Memristoren a und c die ersten acht Temperaturstufen (der Übersichtlichkeit halber wurde auf die restlichen drei bei 150  $^{\circ}\text{C}$ , 100  $^{\circ}\text{C}$  und 50  $^{\circ}\text{C}$  verzichtet). Abbildung 6.8b zeigt die Auswertung der Temperatur-Sweeps bei 10 mV und 300 mV aller elf Temperaturstufen und aller vier Memristoren. Dabei lässt sich erkennen, dass vor Allem im HRS mit steigender Temperatur der Widerstand abnimmt. Aber auch im LRS sinkt der Widerstand tendenziell eher, als dass er nennenswert steigen würde – im Gegensatz zu den Al/TiO<sub>2</sub>/Al-Memristoren. Allerdings lag der Widerstand dort bei etwa 23  $\Omega$ , während er hier über 200  $\Omega$  liegt.

Hier lässt sich sowohl für die Al/TiO<sub>2</sub>/Al-, als auch für die Pt/TiO<sub>2</sub>/Al-Memristoren zusammenfassen, dass bei höherem Widerstand die  $R(T)$ -Kurve stärker abfällt und mit sinkendem immer weniger stark abfällt. Bei niedrigen Widerständen (hier bei den Al/TiO<sub>2</sub>/Al-Memristoren) steigt die Kurve sogar. Mit anderen Worten verhalten sich



**Abbildung 6.8.: Spannungs-Sweeps der Pt/TiO<sub>2</sub>/Al-Strukturen bei unterschiedlichen Temperaturen.** (a) zeigt Spannungs-Sweeps bis 300 mV und zurück auf 0 V von je einem Memristor im HRS und im LRS bei verschiedenen Temperaturen. (b) zeigt den temperaturabhängigen Widerstand ausgewertet bei 10 mV und bei 300 mV. Die Memristoren a und b befanden sich im HRS, die Memristoren c und d im LRS.


Memristoren in höheren Widerständen diesbezüglich eher halbleitend und welche in ausreichend niedrigen metallisch.

Abbildung 6.9 zeigt ganze Spannungs-Sweeps der Pt/TiO<sub>2</sub>/Al-Memristoren unter positivem Reset, wieder auf dem heizbaren Chuck des Waferprobers vermessen, mit einer Memristor-Fläche von 25 μm<sup>2</sup> bei verschiedenen Temperaturen.<sup>8</sup>


Dabei zeigt Abbildung 6.9a je drei Spannungs-Sweeps bei 25 °C, 100 °C und 175 °C. Abbildung 6.9b zeigt die gemittelten Kurven daraus. Abbildung 6.9c zeigt den letzten positiven Teilsweep bei 25 °C, der wiederum direkt im Anschluss an einen ebenfalls positiven Teilsweep erfolgte. Direkt nach diesem letzten Teilsweep wurde die Temperatur auf 100 °C erhöht und dann die Spannung ohne negativen Teilsweep wieder vollständig zuerst positiv und dann negativ gesweept. Abbildung 6.9c zeigt ebenfalls die ersten beiden positiven Teilsweeps bei 100 °C. Dabei fällt auf, dass die erste Kurve bei 100 °C im LRS beginnt (sogar in einem noch niederohmigeren Zustand als die darauffolgende Kurve). Das bedeutet, dass hier während der Temperaturerhöhung der Widerstand geschaltet haben muss – es wurde aber keine Spannung angelegt.<sup>9</sup>

<sup>8</sup>Die Idee, dieses und das in Abbildung 6.10 vorgestellte Experiment durchzuführen, ging hauptsächlich von Daniele Ielmini und Alessandro Milozzi aus.


<sup>9</sup>Tatsächlich ist dieses temperaturinduzierte Schalten das einzige hier bewusst beobachtete temperaturinduzierte Schalten dieser Memristoren unter positivem Reset.




(a) Spannungs-Sweeps bei verschiedenen Temperaturen




(b) Gemittelte Spannungs-Sweeps




(c) Positive Teilsweeps bei 25 °C und 100 °C



(d) Positive Teilsweeps bei 100 °C und 175 °C



(e) LRS und HRS

(f)  $V(I_{\max})$ 


**Abbildung 6.9.: Weitere Spannungs-Sweeps der Pt/TiO<sub>2</sub>/Al-Strukturen unter zyklischer Temperatur-Variation bei positivem Reset.** (a) zeigt je drei Sweeps bei 25 °C, 100 °C und 175 °C und (b) die Mittelwerte daraus. (c) zeigt den letzten positiven Teilsweep bei 25 °C und die beiden ersten bei 100 °C und (d) den letzten positiven Teilsweep bei 100 °C und die beiden ersten bei 175 °C. (e) zeigt LRS und HRS und (f) die Spannung am lokalen Maximum der positiven Kurve. Die Punkte in (e) und (f) sind der Anschaulichkeit halber durch gerade Linien miteinander verbunden.

In Abbildung 6.9d, die analog zu Abbildung 6.9c den letzten positiven Teilsweep bei 100 °C (wieder direkt nach einem bereits ebenfalls positiven Teilsweep) und die beiden ersten bei 125 °C zeigt, konnte solch ein Schaltereignis nicht beobachtet werden. Erst nach dem negativen Set-Sweep war der Widerstand wieder im LRS. Abbildung 6.9e zeigt die Temperaturabhängigkeit des LRS' und des HRS', (ausgewertet bei 20 mV), der gemittelten Kurven von Abbildung 6.9b. Hier ist ersichtlich, dass mit steigender Temperatur der LRS leicht sinkt, aber auch der HRS sinkt insgesamt (bei 25 °C liegt der HRS bei ca. 4,6 kΩ und bei 175 °C bei ca. 3,9 kΩ, allerdings bei 100 °C auch bei höheren ca. 5,8 kΩ).


Abbildung 6.9f zeigt schließlich die Spannung des Peaks der gemittelten positiven Teilsweeps. Auch diese Spannung sinkt mit steigender Temperatur oder, mit anderen Worten, der Memristor beginnt bei höherer Temperatur früher in den HRS zu schalten als bei niedrigerer.

Abbildung 6.10 wiederholt dieses Experiment mit einem anderen Memristor des selben Chips mit ebenfalls 25 μm<sup>2</sup> Fläche unter negativem Reset.


Abbildung 6.10a zeigt dabei wieder je drei Sweeps bei 25 °C, 100 °C und 175 °C und Abbildung 6.10b die daraus gemittelten Kurven (natürlich sind diese bei digitalem Schalten mit Vorsicht zu betrachten). Auch hier wurde vor jeder Temperaturerhöhung zweimal der Reset-Teilsweep (hier entsprechend negativ) gesweept, dann die Temperatur erhöht und anschließend negativ beginnend volle Sweeps gefahren. Abbildung 6.10c und d zeigen die letzte Kurve vor und die ersten beiden negativen Kurven nach einer Temperaturerhöhung. Dabei schaltet während jeder der beiden Temperaturerhöhungen der Widerstand in einen LRS. Abbildung 6.10e zeigt LRS und HRS ausgewertet bei -20 mV der gemittelten negativen Teilsweeps; beim HRS-Wert bei 25 °C wurde der erste negative Teilsweep bei der Mittelung hier nicht mitberücksichtigt, da sich hier ein kleines spontanes Schaltereignis während des Zurücksweepens auf 0 V bei ca. -60 mV ereignete, was den HRS-Wert fälschlicherweise verringert hätte. Qualitativ zeigt sich hier das gleiche Bild wie in Abbildung 6.9e: Der LRS sinkt mit steigender Temperatur leicht, während der HRS insgesamt auch sinkt (aber bei 100 °C wieder ein Maximum besitzt). Abbildung 6.10f zeigt die Spannung, bei der direkt während des Reset-Vorgangs (also bei Verringerung des Widerstands) -1 mA fließen würden. Dies wurde bei den gemittelten Kurven (hier mit allen drei) ausgewertet, wodurch sich zumindest ein grober Wert für die Reset-Spannung ergibt. Beträgsmäßig sinkt auch diese Spannung bei einer Temperaturänderung von 25 °C auf 100 °C. Dann steigt sie allerdings betragsmäßig bei 175 °C an. Allerdings ist hier zu bemerken, dass die Kurven bei 175 °C nicht sonderlich reproduzierbar waren (bei zwei lag die Reset-Spannung deutlich höher, als bei der dritten – aber auch der Set-Vorgang war relativ verrauscht). Inwiefern hier die Werte bei 175 °C verwendbar sind, ist also fraglich.




(a) Spannungs-Sweeps bei verschiedenen Temperaturen




(b) Gemittelte Spannungs-Sweeps




(c) Positive Teilsweeps bei 25 °C und 100 °C



(d) Positive Teilsweeps bei 100 °C und 175 °C



(e) LRS und HRS


(f)  $V(I_{\max})$ 

**Abbildung 6.10.: Spannungs-Sweeps der Pt/TiO<sub>2</sub>/Al-Strukturen unter zyklischer Temperatur-Variation bei negativem Reset.** (a) zeigt je drei Sweeps bei 25 °C, 100 °C und 175 °C und (b) die Mittelwerte daraus. (c) zeigt den letzten negativen Teilsweep bei 25 °C und die beiden ersten bei 100 °C und (d) den letzten negativen Teilsweep bei 100 °C und die beiden ersten bei 175 °C. (e) zeigt LRS und HRS und (f) die Spannung, bei der direkt während des Reset-Vorgangs  $-1$  mA fließen würden. Die Punkte in (e) und (f) sind der Anschaulichkeit halber durch gerade Linien miteinander verbunden.



In den in Abbildung 6.9 gezeigten Messungen konnte während der Temperaturerhöhungen nur ein temperaturinduziertes Schaltereignis beobachtet werden, während bei den in Abbildung 6.10 gezeigten Messungen bei beiden Temperaturerhöhungen der Widerstand in einen LRS schaltete. Diese Beobachtungen sollen nun im Folgenden mit dem Messaufbau für Temperatur-Messungen (zunächst ohne Regler) untersucht werden.

Abbildung 6.11 zeigt wieder ein Experiment, bei dem unter negativem Reset der Memristor (mit einer Fläche von 25  $\mu\text{m}^2$ ) zunächst in einen LRS gebracht und anschließend abwechselnd negative Spannungs- und Temperatur-Sweeps gefahren wurden.




**Abbildung 6.11.: Widerstandsentwicklung der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid unter zyklischer Temperatur-Variation mit negativem Reset.** (a) zeigt die Widerstandsentwicklung mit der Temperatur und (b) mit der Zeit als Abszisse, wobei (a) nur die Temperatur-Sweeps zeigt, während (b) auch die Spannung darstellt. In (b) markiert wieder die schwarze Kurve den Widerstand, die rote die Temperatur und die blaue die Spannung.

Dabei wurde die Temperatur bis ca. 151  $^{\circ}\text{C}$  gefahren. Hier sind – wie bei den Al/TiO<sub>2</sub>/Al-Memristoren – durch den Temperatur-Sweep ausgelöste Schaltereignisse zu sehen. Auch hier kann der Widerstand durch die Temperatur in einen LRS und durch die Spannung wieder zurück in einen HRS gebracht werden. Das Schaltverhalten ist in diesem Beispiel schrittweise. Der Widerstand während der Temperatur-Sweeps wurde bei 25 mV ausgelesen.

Zum Vergleich wurde auch ein Memristor unter positivem Reset entsprechend untersucht (wieder mit einer Memristor-Fläche von 25  $\mu\text{m}^2$ ). Diese Ergebnisse zeigt Abbildung 6.12.

Auch hier wurde der Widerstand während den Temperatur-Sweeps (bis ca. 151  $^{\circ}\text{C}$ ) bei 25 mV ausgelesen. Begonnen wurde auch hier in einem LRS, der zu Beginn



**Abbildung 6.12.: Widerstandsentwicklung der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid unter zyklischer Temperatur-Variation mit positivem Reset.** (a) zeigt die Widerstandsentwicklung mit der Temperatur und (b) mit der Zeit als Abszisse, wobei (a) nur die Temperatur-Sweeps zeigt, während (b) auch die Spannung darstellt. In (b) markiert wieder die schwarze Kurve den Widerstand, die rote die Temperatur und die blaue die Spannung.

durch einen Spannungs-Sweep in einen HRS geschaltet wurde. Im Gegensatz zu den Messungen an Memristoren mit negativem Reset ist hier kein temperaturinduziertes Schaltverhalten in einen LRS erkennbar, lediglich steigt der Widerstand leicht während der Temperatur-Sweeps an.


Um das Bild zu komplettieren, wurde ein Memristor (mit einer Fläche von  $25 \mu\text{m}^2$ ) unter positivem Reset in einen HRS gebracht und anschließend wurden negative Spannungs-Sweeps mit Temperatur-Sweeps (wieder bis ca.  $151 \text{ }^{\circ}\text{C}$ ) abgewechselt (Abbildung 6.13). Auch hier wurde der Widerstand während der Temperatur-Sweeps bei  $25 \text{ mV}$  ausgelesen. Der Widerstand während der negativen Spannungs-Sweeps ist nur in den Bereichen angetragen, in denen sich der Strom nicht in der Strombegrenzung befand.<sup>10</sup>

Auch hier ist kein temperaturinduziertes Schaltverhalten erkennbar. Auch hier steigt der Widerstand während der Temperatur-Sweeps lediglich minimal an.


Allerdings lässt sich hier bei genauerer Betrachtung ein anderer Effekt erkennen. Abbildung 6.14 zeigt den Widerstand mit anderer Achse, bzw. vergrößert.

Es fällt auf, dass der Widerstand neben dem normalen Rauschen und einer (hauptsächlich durch die Temperatur-Änderung hervorgerufenen) Drift ein Hin- und Herschalten

<sup>10</sup>Die Idee zu diesem Experiment stammt von Daniele Ielmini (und Alessandro Milozzi).



**Abbildung 6.13:** Widerstandsentwicklung der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid unter zyklischer Temperatur-Variation mit positivem Reset mit negativem Spannungssweep. (a) zeigt die Widerstandsentwicklung mit der Temperatur und (b) mit der Zeit als Abszisse, wobei (a) nur die Temperatur-Sweeps zeigt, während (b) auch die Spannung darstellt. In (b) markiert wieder die schwarze Kurve den Widerstand, die rote die Temperatur und die blaue die Spannung.



**Abbildung 6.14:** Widerstandsentwicklung der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid unter zyklischer Temperatur-Variation mit positivem Reset mit negativem Spannungssweep (vergrößert). (a) zeigt vergrößert die Widerstandsentwicklung aus Abbildung 6.13b mit der Zeit als Abszisse. (b) zeigt einen Ausschnitt aus (a) (mit linearer Widerstandsachse).

zwischen zwei Zuständen mit ca.  $4 \Omega$  Differenz aufweist. Die Periodendauer ist in Abbildung 6.14b abgeschätzt mit eingezeichnet und beträgt hier im Mittel etwa 42 s, wobei die Periodendauer deutlich unregelmäßig ist, hier also zwischen ca. 29 s und ca. 55 s schwankt. Auch fällt auf, dass es sich weder ein abruptes Schalten zwischen diesen beiden Zuständen handelt, noch um ein sinusförmiges glattes Hin- und Herschalten.

Vielmehr geht der Memristor nach und nach in den anderen Zustand über, verweilt dort mit etwas Rauschen und geht dann wieder nach und nach in den vorherigen Zustand über. Dies konnte häufiger beobachtet werden, allerdings ist unklar, woher dieser Effekt herrührt. Dies könnte, neben einem durch den Memristor selbst erzeugten Effekt, auch ein Artefakt durch den Messaufbau sein.

Falls es ein vom Memristor selbst ausgehender Effekt ist, könnte es sich um random telegraph noise – RTN – (sozusagen zufälliges telegraphisches Rauschen) handeln. Dies ist ein Effekt, bei dem der Strom (z. B. durch einen Memristor) durch statistisches Füllen und Leeren von Fallenzuständen ständig zwischen zwei Zuständen schaltet, was sehr ähnliche, wie die hier beobachteten Stromkurven erzeugen kann.[136]


Abbildung 6.15 zeigt ein weiteres Experiment zu dem temperaturinduzierten Schalteffekt: Zunächst wurde ein Memristor (mit einer Fläche von  $25 \mu\text{m}^2$ ) mit negativem Reset in einen höherohmigen Zustand gebracht, dann (wieder bei 25 mV) die Temperatur auf ca.  $110 \text{ }^\circ\text{C}$  gefahren (wobei der Widerstand wie erwartet in einen LRS schaltete) und dort gehalten. Nun wurden hier mehrere negative Spannungs-Sweeps gefahren, um den Widerstand wieder in einen HRS zu bringen.<sup>11</sup> Vermutlich da die Temperatur bei ca.  $110 \text{ }^\circ\text{C}$  lag, schaltete der Widerstand während der kurzen Messpausen zwischen den Programmen zurück in einen LRS (siehe auch Abbildung 6.15b), um beim nächsten Spannungs-Sweep wieder in einen HRS zu schalten, diesen dann aber vorerst nicht mehr zu verlassen. Während des dritten Spannungs-Sweeps wurde die Temperatur wieder verringert und anschließend wieder auf ca.  $109 \text{ }^\circ\text{C}$  erhöht, wobei sich nach kurzer Zeit bei ca.  $109 \text{ }^\circ\text{C}$  wieder ein (schrittweises) Schalten in einen LRS ereignete.

Abbildung 6.15c zeigt temperaturabhängig den Widerstand während der Temperatur-Sweeps (allerdings nur bis kurz vor den Spannungs-Sweeps, bzw. bis zum Ende der Zeitachse von Abbildung 6.15a). Abbildung 6.15d zeigt die drei Spannungs-Sweeps unter erhöhter Temperatur; hier ist neben der Tatsache, dass es sich um ein eher digitales Schaltverhalten handelt, auch ein Hin- und Her-Schalten, bzw. eine Instabilität, vor dem eigentlichen quasi-stabilen Reset erkennbar. Vor Allem beim zweiten Spannungs-Sweep schaltet der Widerstand kurzzeitig immer wieder zurück in einen LRS, bis dann die Spannung betragsmäßig hoch genug für einen quasi-stabilen HRS ist (der allerdings sogar dann noch weiterschaltet).

Bei diesem Memristor und dieser Versuchsanordnung wurde ebenfalls genauer untersucht, ob der Memristor auch ohne angelegte Spannung schaltet. Dazu wurde der Memristor wieder in einen HRS gebracht und anschließend mit nicht angeschlossenen (also floatenden) Bottom- und Top-Elektroden-Anschlüssen der Temperatur-Sweep

---


<sup>11</sup>Die Idee zu diesem Experiment stammt von Daniele Ielmini (und Alessandro Milozzi). Um dieses Experiment zu realisieren, wurde der Aufbau für die temperaturabhängigen Messungen mit dem Temperaturregler um eine zusätzliche externe Spannungsquelle erweitert. Diese Spannungsquelle wurde dabei für das Heizen über den Heizmäander verwendet. Der Temperaturregler wurde entsprechend so programmiert, dass die Temperaturrampen gefahren und die Temperaturen gehalten wurden. Parallel dazu wurden die Widerstandsmessungen und die Spannungs-Sweeps am Parameter-Analyser durchgeführt.



**Abbildung 6.15.:** Widerstandsentwicklung der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid unter Temperatur-Variation mit negativem Reset mit überlagerten Spannungs-Sweeps. (a) zeigt  $R(t)$ ,  $T(t)$  und  $V(t)$  dieses Experiments, (b) einen vergrößerten Ausschnitt aus (a), (c) den Widerstand während der Temperatur-Sweeps und (d) die Kennlinien der in (a) ersichtlichen Spannungs-Sweeps unter erhöhter Temperatur.

durchgeführt. Dieses Experiment wurde mit geerdeten Bottom- und Top-Elektroden-Anschlüssen wiederholt. In beiden Fällen ereignete sich ein Schalten in einen LRS während der Temperatur-Sweeps, wie durch anschließende Spannungs-Sweeps verifiziert werden konnte. Diese Spannungs-Sweeps zeigt Abbildung 6.16.

In diesem Experiment konnte zwar natürlich während der Temperatur-Sweeps nicht der Widerstand überwacht werden (da ja während der Temperatur-Sweeps keine Spannung, die ungleich 0 A war, an den Memristor angelegt wurde), weswegen ein spontanes nicht-temperaturinduziertes Schalten in einen LRS nicht ausgeschlossen werden konnte, allerdings ist die Interpretation, dass das Schalten von der Temperaturerhö-



(a) Kennlinien nach einem Temperatur-Sweep mit floatenden Anschlüssen. (b) Kennlinien nach einem Temperatur-Sweep mit geerdeten Anschlüssen.


**Abbildung 6.16.: Kennlinien der Pt/TiO<sub>2</sub>/Al-Strukturen mit dem zweiten Oxid nach Temperatur-Variationen mit negativem Reset.** (a) zeigt die Kennlinien nach dem Temperatur-Sweep mit floatenden Bottom- und Top-Elektroden-Anschlüssen (wobei sich der Memristor vorher in einem HRS befunden hatte) und (b) nach dem Temperatur-Sweep mit geerdeten Bottom- und Top-Elektroden-Anschlüssen.

hung herrührt, konsistent mit den bereits vorgestellten Experimenten. Auch bei den Al/TiO<sub>2</sub>/Al-Memristoren konnte solch ein Schalten auch ohne angelegter Spannung beobachtet werden.[33] Aber auch das Verhalten mit zusätzlich anliegender Spannung ist mit diesen Ergebnissen konsistent.

### 6.3. Pt/TiO<sub>2</sub>/Pt-Memristoren

In Abschnitt 5.1.5 konnten für Pt/TiO<sub>2</sub>/Pt-Memristoren sowohl digitales, als auch analoges Schaltverhalten festgestellt werden, wobei das analoge eher vorherrschend schien. Außerdem konnte im vorherigen Abschnitt gezeigt werden, dass (mit einer Ausnahme) das temperaturinduzierte Schalten mit einem digitalen spannungsinduzierten Schalten einherging, wohingegen Memristoren mit analogem spannungsinduziertem Schalten (mit einer einzigen beobachteten Ausnahme) kein temperaturinduziertes Schalten zeigten (zumindest nicht in dem hier betrachteten Temperaturbereich). Wenn der dahinterliegende Mechanismus für das analoge Schaltverhalten bei den Pt/TiO<sub>2</sub>/Pt-Memristoren vorliegt, sollte beispielsweise auch der digital schaltende Pt/TiO<sub>2</sub>/Pt-Memristor von dem in Abbildung 5.43d auf Seite 96 gezeigten Versuch kein temperaturinduziertes Schalten aufweisen. Abbildung 6.17 zeigt abwechselnde Spannungs- und Temperatur-Sweeps an diesem Memristor (wieder mit 25  $\mu\text{m}^2$ -Memristor-Fläche und unter negativem Reset).

Auch hier wurde in einem LRS begonnen, dann zuerst der Widerstand durch einen Spannungs-Sweep in einen HRS gebracht und schließlich bei 25 mV der Widerstand

(a)  $R(T)$  [34] © 2022 IEEE(b)  $R(t)$ ,  $T(t)$  und  $V(t)$  [34] © 2022 IEEE

**Abbildung 6.17.: Widerstandsentwicklung der Pt/TiO<sub>2</sub>/Pt-Strukturen mit dem zweiten Oxid unter zyklischer Temperatur-Variation.** (a) zeigt die Widerstandsentwicklung mit der Temperatur und (b) mit der Zeit als Abszisse, wobei (a) nur die Temperatur-Sweeps zeigt, während (b) auch die Spannung darstellt. In (b) markiert wieder die schwarze Kurve den Widerstand, die rote die Temperatur und die blaue die Spannung. Daten hiervon wurden (anders dargestellt) in [34] © 2022 IEEE veröffentlicht.


während eines Temperatur-Sweeps (bis maximal ca. 153 °C) aufgenommen. Wie erwartet konnte weder in diesem, noch in den beiden darauf folgenden Temperatur-Sweeps ein nennenswertes Schalten festgestellt werden, nur der Widerstand stieg während der Temperatur-Sweeps (vor Allem während des zweiten) leicht an.

## 6.4. Zusammenfassende Gegenüberstellung

An den vorwiegend digital schaltenden Al/TiO<sub>2</sub>/Al-Memristoren konnte unter beiden Reset-Polaritäten ein temperaturinduziertes Schalten beobachtet werden. Leider waren die Pt/TiO<sub>2</sub>/Pt-Memristoren nicht ausreichend reproduzierbar, um diese mit verhältnismäßigem Aufwand genauso intensiv untersuchen zu können, aber diese schienen vorwiegend analog zu schalten, wobei kein temperaturinduziertes Schalten beobachtet werden konnte. Die Pt/TiO<sub>2</sub>/Al-Memristoren zeigten unter positivem Reset (hervorgerufen durch eine negative Strombegrenzung) vorwiegend analoges Schaltverhalten ohne temperaturinduziertem Schalten (außer in einem Fall) und unter negativem Reset (hervorgerufen durch eine positive Strombegrenzung) vorwiegend digitales Schaltverhalten mit temperaturinduziertem Schalten.<sup>12</sup> Das spannungs- und

<sup>12</sup>Es konnte nicht bei jeder Messung, die das temperaturinduzierte Schalten zeigen sollte, ein solches auch tatsächlich beobachtet werden. Vor Allem bei den Al/TiO<sub>2</sub>/Al-Memristoren mit dem ersten Oxid konnte dies nicht immer reproduziert werden. Dies ist allerdings vermutlich auch darauf zurückzuführen, dass es sich um einen statistisch verteilten Effekt zu handeln scheint, der mal mehr, mal weniger Temperatur benötigt, um aufzutreten.

das temperaturinduzierte Schaltverhalten lässt sich also miteinander in Verbindung bringen. Dies stellen Abbildung 6.18 und Abbildung 6.19 nochmals zusammen.




**Abbildung 6.18.: Zusammenstellung der Spannungs-Schaltcharakteristika.** (a) zeigt fünf aufeinanderfolgende Kennlinien der Al/TiO<sub>2</sub>/Al-, (b) fünf aufeinanderfolgende Kennlinien der Pt/TiO<sub>2</sub>/Pt- und (c) und (d) je fünf aufeinanderfolgende Kennlinien der Pt/TiO<sub>2</sub>/Al-Memristoren. Diese Messungen wurden von Thomas Neuner durchgeführt. Die Abbildungen (a) und (b) wurden mit minimalen Änderungen in [34] © 2022 IEEE veröffentlicht.

Dabei zeigt Abbildung 6.18 von Thomas Neuner gemessene Kennlinien der drei genannten Schichtkombinationen mit dem zweiten Oxid.<sup>13</sup> Abbildung 6.19 zeigt die bereits vorgestellten Messungen von Abbildung 6.6 auf Seite 121, Abbildung 6.17 auf der vorherigen Seite, Abbildung 6.11 auf Seite 127 und Abbildung 6.12 auf Seite 128. Zur besseren Orientierung wurden vereinfachte Skizzen der Schichtfolge hinzugefügt sowie das Vorzeichen der Strombegrenzung verdeutlicht (das Vorzeichen der Reset-Polarität ist dabei natürlich genau entgegengesetzt).

<sup>13</sup>Diese Messungen wurden hier bisher noch nicht vorgestellt. Die in Abbildung 6.18b und die in Abbildung 5.43c auf Seite 96 gezeigten Kennlinien stammen vom selben Memristor, weswegen diese fast identisch sind.





**Abbildung 6.19.:** Zusammenstellung der Temperatur-Schaltcharakteristika. (a) zeigt  $R(T)$  von Al/TiO<sub>2</sub>/Al-, (b) von Pt/TiO<sub>2</sub>/Pt- und (c) und (d) von Pt/TiO<sub>2</sub>/Al-Memristoren. Daten aus (a) und (b) wurden (anders dargestellt) in [34] © 2022 IEEE veröffentlicht.

Hier lassen sich nochmal deutlich die eben beschriebenen Zusammenhänge erkennen. Die unterschiedlichen elektrischen Schaltcharakteristika in Verbindung mit den unterschiedlichen thermischen Charakteristika lassen dabei vermuten, dass hier zwei unterschiedliche Mechanismen vorliegen, die für das elektrische Schalten (und damit auch für das thermische) verantwortlich sind, nämlich der Mechanismus, der das analoge Schaltverhalten hervorruft und bis mindestens ca. 150 °C einen stabilen HRS erzeugt und der, der das digitale Schaltverhalten hervorruft und einen thermisch nicht so stabilen HRS erzeugt, der meistens bis ca. 150 °C rein durch die Temperatur in einen LRS schaltet. Der folgende Abschnitt soll sich dabei mit dieser Fragestellung befassen und neben weiteren klärenden Messungen, Fits und Simulationen die dahinter liegenden Mechanismen diskutieren.



## 7. Untersuchung und Diskussion der Schaltmechanismen

In Abschnitt 5 konnte beobachtet werden, dass bei Pt/TiO<sub>2</sub>/Al-Memristoren die elektrischen Kennlinien abhängig von der gewählten Polarität sind. Ebenso ist, wie Abschnitt 6 zeigen konnte, das Verhalten bei Erhöhung der Temperatur unterschiedlich, je nachdem, unter welcher Polarität der Memristor zuvor betrieben worden war. Dies soll in den folgenden Abschnitten um eine weitere Beobachtung, Messungen, Simulationen und Fits ergänzt werden. Darauf aufbauend sollen die dahinterliegenden physikalischen Effekte erörtert werden.

### 7.1. Stromabhängige, nicht-reversible Änderungen der Elektroden-Topographie

Bei Betreiben der Pt/TiO<sub>2</sub>/Al-Memristoren unter negativem Reset konnte (vor Allem beim ersten Reset-Vorgang), wenn der Strom verhältnismäßig hoch wurde, eine wachsende Erhöhung auf dem Memristor unter dem Mikroskop beobachtet werden. Dies konnte bei Betreiben unter positivem Reset nicht beobachtet werden.<sup>1</sup> Abbildung 7.1 zeigt beispielhaft solch eine Erhöhung.

Um diese Erhöhung weiter zu charakterisieren, wurde das SGS INSTITUT FRESENIUS mit einem Transmissionselektronenmikroskop-Schnitt beauftragt. Hierfür wurde an der Stelle der Erhöhung (derselben, die bereits in Abbildung 7.1 gezeigt wurde) eine Lamelle mitten in der Erhöhung herausgelöst, um so einen Schnitt durch diese zu erhalten. Die so erzeugte Probe wurde unter Anderem mittels energiedispersiver Röntgenspektroskopie untersucht und es wurden so elementaufgelöste Schnittbilder erzeugt. Abbildung 7.2 zeigt eine Serie davon, in der die Elementverteilung innerhalb des Schnittbildes gut zu erkennen ist.


Dabei fällt auf, dass die Erhöhung an der Spitze ausschließlich aus Aluminium besteht, welches aber eigentlich nur als Bottom-Elektrode in der Probe vorkommt. Das Aluminium muss also durch die Titanoxid-Schicht und durch die Platin-Top-Elektrode migriert sein. Neben einer leichten Beschädigung des Siliziumdioxids lässt sich zusätzlich erkennen, dass an der Austrittsstelle der Top-Elektrode diese noch ein Stück weit mitgerissen wurde (Abbildung 7.2 b). Das Aluminium konnte also durch eine Kraft beide darüber liegende Schichten durchstoßen und diese teilweise noch mitreißen. Da

---

<sup>1</sup>Auch Thomas Neuner, der entsprechende Untersuchungen dazu unternahm, konnte keine entsprechenden Erhöhungen feststellen.[134]



**Abbildung 7.1.:** Rasterelektronenmikroskopbild einer Erhöhung. Durch elektrisches Betreiben unter negativem Reset gewachsene Erhöhung (durch die rote Ellipse markiert) auf der Kreuzungsfläche eines Pt/TiO<sub>2</sub>/Al-Memristors. Dieses Bild wurde von Dennise Linke aufgenommen und zur Verfügung gestellt.



**Abbildung 7.2.:** Elementaufgelöste Schnittbildserie. Serie von Schnittbildern, die mittels energiedispersiver Röntgenspektroskopie erzeugt wurden. Links befindet sich jeweils die Oberfläche (mit der Platin-Top-Elektrode), rechts das Siliziumdioxid-Substrat. Dabei zeigt a die Verteilung von Sauerstoff im Schnitt, b die Verteilung von Platin, c die von Titan, d die von Aluminium und e die von Silizium. f legt diese Bilder übereinander. g skizziert zur besseren Orientierung das Schichtsystem und die Erhöhungen. Die Bilder a bis f wurden von SGS INSTITUT FRESENIUS erstellt, g auf Basis von f.

das elektrische Feld zwischen Top- und Bottom-Elektrode herrscht und nicht darüber,

ist dieses als treibende Ursache unwahrscheinlich. Viel eher könnte hier eine starke Erwärmung dazu geführt haben, dass sich das Aluminium so stark ausdehnte. Dies stimmt auch mit der Beobachtung überein, dass diese Erhöhungen bei verhältnismäßig hohem Strom beobachtet werden konnten, was der Grund für die Erwärmung sein dürfte.

Hier ist vor Allem zu bemerken, dass nach solch einer Bildung einer Erhöhung die Memristoren immer noch einwandfrei schalteten – von nun an sogar mit den üblicherweise beobachteten niedrigeren Strömen beim Reset-Vorgang. Daraus lässt sich schließen, dass dies nicht zur Zerstörung des Memristors beiträgt, sondern vielleicht sogar ein Nebeneffekt der normalen Funktionsweise dessen unter negativem Reset ist. Auch dass sehr oft beim ersten negativen Reset-Vorgang die Ströme etwas höher waren (s. z. B. Abbildung 5.26b auf Seite 74), deutet eher auf die normale Funktionsweise hin.

Wie bereits erwähnt, konnte unter positivem Reset keine solche Erhöhung beobachtet werden. Auch Untersuchungen einer Probe, bei der mittels fokussiertem Ionenstrahl immer wieder eine Schicht abgetragen wurde und jeweils anschließend ein Rasterelektronenmikroskopbild erzeugt wurde (ebenfalls bei SGS INSTITUT FRESENIUS in Auftrag gegeben) konnten keine derartige Auffälligkeit feststellen. Dies ist natürlich nur ein Hinweis darauf, dass die Mechanismen unter positivem Reset andere als unter negativem Reset sind, allerdings sprechen auch die unterschiedlichen elektrischen Kennlinien und thermischen Eigenschaften dafür.

## 7.2. Modellierung der elektrischen Leitung


Wie bereits in Abschnitt 2 erläutert, existieren unterschiedliche Leitungsmechanismen, die durch unterschiedliche Antragungen überprüft werden können. Mithilfe der entsprechenden Graphen können essentielle Parameter, wie der Abstand zwischen leitfähigem Pfad und Elektrode oder die effektive Fläche, auf der sich die elektrische Leitung abspielt, ermittelt werden. Im Folgenden sollen beispielhafte analoge und digitale Reset-Kurven der Pt/TiO<sub>2</sub>/Al-Memristoren entsprechend untersucht werden, um die Ursache für das unterschiedliche elektrische und thermische Verhalten weiter eingrenzen zu können.

### 7.2.1. Antragungen der gemessenen Kurven

Abbildung 7.3 zeigt beispielhafte Kurven in doppelt linearer (a), in doppelt logarithmischer (b), in  $\ln(|I|) \left(\sqrt{|V|}\right)$ - (c) und in  $\ln\left(\frac{|I|}{|V|}\right) \left(\sqrt{|V|}\right)$ -Antragung (d) mit möglichen linearen Fits<sup>2</sup>, deren Steigung ( $m$ ) und Ordinaten-Abschnitt ( $u$ ), sodass  $y = mx + u$  gilt, wobei  $y$  den entsprechenden Wert der Ordinate und  $x$  den der Abszisse repräsentiert.

---

<sup>2</sup>Mit „linear“ ist hier in der entsprechenden Antragung linear gemeint.



**Abbildung 7.3.: Vier unterschiedliche Antragungen einer beispielhaften digitalen und einer beispielhaften analogen Reset-Kurve.** Die doppelt-lineare Antragung in (a) lässt beispielsweise ohmsche Bereiche erkennen, die doppelt-logarithmische Antragung in (b) ist hilfreich, um eventuelle SCLC-Mechanismen zu erkennen, die Antragung in (c) lässt die Kurven linear aussehen, falls Schottky-Emission vorliegt und die Antragung in (d) lässt die Kurven linear aussehen, falls Poole-Frenkel-Emission vorliegt. In (b) wurden zwei Steigungsdreiecke zur besseren Orientierung mit eingezeichnet. Auf Einheiten wurde der Übersichtlichkeit halber bei den Fits verzichtet. Die analoge Kurve ist eine Kurve aus Abbildung 5.22d auf Seite 69. Die digitale Kurve wurde an dem Memristor, dessen Messergebnisse in Abbildung 5.27 auf Seite 75 gezeigt werden, aufgenommen.


In Abbildung 7.3a lassen sich zu Beginn der Kurven im LRS fast lineare Bereiche sowohl im digitalen, als auch im analogen Fall erkennen. Dies könnte auf ohmsche Leitung hindeuten, wobei hier eine verlässliche Aussage schwierig ist, da auch andere Mechanismen, wie z. B. SCLC linear starten. Zusätzlich könnte auch eine Kurve, die im Verlauf vom linearen Verhalten abweicht, durch thermische Effekte mit beeinflusst worden sein, da durchaus nicht mehr vernachlässigbar kleine Ströme fließen. Eine verlässliche Aussage für den LRS, bevor die Schaltvorgänge einsetzen, ist also schwierig zu treffen.

Für den HRS (also beim Zurücksweepon) hingegen können die Antragnungen in Abbildung 7.3b, c und d durchaus hilfreich sein. In Abbildung 7.3b konnte für den analogen Fall kein SCLC-Verhalten beobachtet werden (die Kurve hat für niedrige Spannungen zwar eine Steigung von  $m = 1$ , für höhere hingegen nicht fest  $m = 2$ , sondern steigt deutlich weiter. Für den digitalen Fall hingegen konnten die beiden Steigungen  $m = 1$  und  $m = 2$  gut angefitet werden. Hierfür ergibt sich eine Spannung von etwa 0,33 V, bei der der Übergang zwischen beiden stattfindet.

In Abbildung 7.3c konnten in beiden Fällen Geraden bei Spannungen über ca. 0,2 V gut passend gefittet werden, was in diesem Fall für Schottky-Emission spricht. Entsprechende Geraden konnten zwar auch in Abbildung 7.3d angefitet werden, was in diesem Fall für Poole-Frenkel-Emission spricht, allerdings ist die Spannung, ab der die Fits passen, auch deutlich höher (bei ca. 0,6 V).

Zusätzlich zu diesen Fits von Messungen bei Raumtemperatur wurden auch Messungen bei konstanter Spannung (0,025 V), aber variabler Temperatur durchgeführt (siehe Abbildung 6.11a auf Seite 127 und Abbildung 6.12a auf Seite 128), die im Fall der Schottky-Emission (aber auch u.U. in den anderen Fällen) entsprechend angetragen helfen können, zum Einen den Mechanismus zu überprüfen und zum Anderen die Parameter zu extrahieren.

Abbildung 7.4a zeigt eine entsprechende Antragung für das Schottky-Emissions-Modell und Abbildung 7.4b zeigt einen Arrhenius-Plot (also eine für die Arrhenius-Gleichung passende Antragung).



**Abbildung 7.4.: Zwei unterschiedliche Antragnungen beispielhafter Temperatur-Sweeps für digitale und analoge elektrische Reset-Vorgänge.** Die Antragung in (a) ist dem Schottky-Emissions-Modell zugeordnet, die Antragung in (b) der Arrhenius-Gleichung. Auf Einheiten wurde der Übersichtlichkeit halber bei den Fits verzichtet. T1, T2 und T3 entsprechen den Kurven in Abbildung 6.11a auf Seite 127 und Abbildung 6.12a auf Seite 128.

In Abbildung 7.4a und b wurden die Fits an besonders gut zu fittenden, aber auch möglichst beispielhaften Stellen im HRS durchgeführt. In Abbildung 7.4a lässt sich zunächst erkennen, dass die Geraden in den entsprechenden Bereichen verhältnismäßig gut fiten (da es in beiden Fällen vermutlich Umstrukturierungen oder erhöhte Diffusion durch erhöhte Temperatur, aber auch leicht unterschiedliche Pfad-Anordnungen von Kurve zu Kurve gibt, sind die Parameter dieser Fits, wie genau genommen auch bereits die in Abbildung 7.3, nur als grobe Orientierungswerte zu verstehen). Auch in Abbildung 7.4b konnten Geraden erfolgreich angefitet werden.

Tabelle 7.1 fasst die Steigungen und Ordinaten-Abschnitte der für die folgende Auswertung interessanten Fits nochmal zusammen.

V-Fits					
PF:	analog	digital	SE:	analog	digital
$m$	4,91	2,73	$m$	6,90	4,90
$u$	-11,2	-12,4	$u$	-13,2	-14,6
T-Fits					
Arrh.:	analog	digital	SE:	analog	digital
$m$	90,3	47,4	$m$	-190	189
$u$	6,06	7,62	$u$	-23,5	-24,9

**Tabelle 7.1.: Zusammenfassung der Steigungen und Ordinaten-Abschnitte der Fits.** Die Fits in Abbildung 7.3 werden mit V-Fits und die in Abbildung 7.4 mit T-Fits bezeichnet. Poole-Frenkel-Emission wird mit PF, Schottky-Emission mit SE und Arrhenius mit Arrh. abgekürzt. Auf Einheiten wurde der Übersichtlichkeit halber verzichtet.

Um aus diesen Werten physikalische Parameter extrahieren zu können, müssen die in Abschnitt 2 vorgestellten Umrechnungsformeln für die jeweiligen Mechanismen bekannt sein, die Tabelle 7.2 nochmals zusammengefasst darstellt.

V-Fits			
PF:	$m = \frac{q\sqrt{q}}{rkT\sqrt{\pi\epsilon_r\epsilon_0 d}}$	SE:	$m = \frac{q\sqrt{q}}{kT\sqrt{4\pi\epsilon_r\epsilon_0 d}}$
	$u = \ln(Aq\mu N_L) - \ln(d) - \frac{q\phi_B}{rkT}$		$u = \ln(AA^*T^2) - \frac{q\phi_B}{kT}$
T-Fits			
Arrh.:	$m = \frac{E_{AC}}{k}$	SE:	$m = -\frac{q}{k} \left( \phi_B - \sqrt{\frac{qV}{4\pi\epsilon_r\epsilon_0 d}} \right)$
	$u = \ln(R_0)$		$u = \ln(AA^*)$

**Tabelle 7.2.: Zusammenfassung der Umrechnungsformeln für die Steigungen und Ordinaten-Abschnitte der Fits.** Die Formeln fassen die Entsprechungen für  $m$  und  $u$  zusammen, woraus umgestellt z. B.  $d$  oder  $\phi_B$  errechnet werden kann.

Schließlich werden nur noch die Konstanten benötigt, die nicht extrahiert werden sollen. Diese sind außer den Naturkonstanten



- $\varepsilon_{r,0} \approx n^2 \approx 2,4^2 = 5,76$
- $A^* = \frac{4\pi q k^2 m^*}{h^3} \approx \frac{4\pi q k^2 m_0}{h^3} \approx 1,202 \cdot 10^6 \frac{\text{A}}{\text{K}^2 \text{m}}$
- $T \approx 297 \text{ K}$  (die Temperatur bei den V-Fits)
- $V = 0,025 \text{ V}$  (die verwendete Messspannung bei den T-Fits).

Die Näherung  $m^* \approx m_0$  folgt aus den in Abschnitt 2.2.2.2 gegebenen, aus [82] entnommenen groben Werten für die effektive Massen in  $\text{TiO}_2$ . Nachdem es sich bei dem Titanoxid, das die Ladungsträger überwinden müssen, vermutlich um geschädigtes, amorphes Titanoxid handelt, welches womöglich nicht stöchiometrischem  $\text{TiO}_2$  entspricht, kann für die effektive Masse ohne entsprechende Messungen (die hier nicht vorliegen) nur ein grober Schätzwert verwendet werden. Da die Mittelwerte der effektiven Massen für kristallines  $\text{TiO}_2$  zwischen  $0,09m_0$  und  $1,5m_0$  liegen, wurde der Einfachheit halber  $m^* \approx m_0$  angenommen.

Um aus der Fläche  $A$  den effektiven Pfad-Durchmesser  $D$  zu erhalten, wird näherungsweise ein zylindrischer Pfad angenommen, was  $D = 2\sqrt{\frac{A}{\pi}}$  ergibt.

### 7.2.2. Parameter der Poole-Frenkel-Emission

Aus der Steigung des V-Fits der Poole-Frenkel-Emission, lässt sich für den analogen Fall

$$r\sqrt{d} \approx 2,516 \cdot 10^{-4} \sqrt{\text{m}} \quad (7.1)$$

errechnen. Hier ist zu beachten, dass gemäß dem Poole-Frenkel-Modell  $r$  zwischen 1 und 2 zu liegen hat, was

$$16 \text{ nm} \lesssim d \lesssim 63 \text{ nm} \quad (7.2)$$

ergibt. Da die Titanoxid-Schicht ca. 33 nm dick ist, lässt sich der Abstand zwischen Pfadende und Elektrode (bzw. die Strecke der Pfadunterbrechung)  $d$  dahingehend noch weiter einschränken. Grundsätzlich wäre hier jedoch das Poole-Frenkel-Modell denkbar, auch wenn der Fit-Bereich bei der Schottky-Emission deutlich größer ist.

Für den digitalen Fall ergibt sich

$$r\sqrt{d} \approx 4,526 \cdot 10^{-4} \sqrt{\text{m}}. \quad (7.3)$$

Da auch hier  $r$  zwischen 1 und 2 zu liegen hat, ergibt sich

$$51 \text{ nm} \lesssim d \lesssim 205 \text{ nm}, \quad (7.4)$$

was bei einer Schichtdicke von etwa 33 nm keinen sinnvollen Abstand ergibt. Für den digitalen Fall ist also die Poole-Frenkel-Emission höchstwahrscheinlich nicht verantwortlich.

### 7.2.3. Parameter der Schottky-Emission

Über die Steigung des V-Fits ergibt sich beim Schottky-Emissionsmodell für den analogen Fall

$$d \approx 8,02 \text{ nm} \quad (7.5)$$

und für den digitalen Fall

$$d \approx 15,9 \text{ nm}, \quad (7.6)$$

was beides durchaus mögliche Werte darstellen.<sup>3</sup>

Um weiter die Barrierenhöhe  $\phi_B$  und die Fläche  $A$  zu erhalten, kann beispielsweise auf die Steigung (für  $\phi_B$ ) und den Achsenabschnitt (für  $A$ ) zurückgegriffen werden.<sup>4</sup> Daraus ergibt sich dann für den analogen Fall

$$\phi_B \approx 44,3 \text{ mV} \quad (7.7)$$

und

$$A \approx 5,18 \cdot 10^{-17} \text{ m}^2 \Rightarrow D \approx 8,12 \text{ nm} \quad (7.8)$$

und für den digitalen Fall

$$\phi_B \approx 3,54 \text{ mV} \quad (7.9)$$

und

$$A \approx 1,28 \cdot 10^{-17} \text{ m}^2 \Rightarrow D \approx 4,03 \text{ nm}. \quad (7.10)$$

### 7.2.4. Parameter der Arrhenius-Gleichung

Die Barrierenhöhe  $\phi_B$  (bzw. die Aktivierungsenergie  $E_{AC}$ ) kann ebenfalls mit Hilfe der Arrhenius-Fits abgeschätzt werden. Hier ergibt sich aus den entsprechenden Steigungen

$$E_{AC} \approx 77,8 \text{ meV} \quad (7.11)$$

für den analogen und

$$E_{AC} \approx 40,8 \text{ meV} \quad (7.12)$$

für den digitalen Fall. Im Vergleich mit den aus den Schottky-Emissions-Fits extrahierten Werten entspricht dies ca. dem 1,8-fachen für den analogen und dem 37-fachen für

<sup>3</sup>Die Anzahl der gültigen Ziffern ist hier mit 3 bewusst höher verwendet als physikalisch sinnvoll, um weitere darauf basierende Rechnungen nur wenig dadurch zu verfälschen. Natürlich ist ein Abstand von 8,02 nm so nicht so genau zu messen. Grundsätzlich müssen alle auf diese Weise errechneten Werte sowieso nur als grobe Abschätzung verstanden werden, da andere Effekte, wie beispielsweise zusätzliche Aufheizung durch den Strom, erhöhte Diffusion bei höheren Temperaturen etc. nicht berücksichtigt wurden. Dennoch können solche quantitativen Abschätzungen wertvolle Hinweise zum physikalischen Verständnis liefern.

<sup>4</sup>Hierbei ist zu beachten, dass es sich bei den den V- und den T-Fits zugrundeliegenden Memristoren um unterschiedliche Memristoren handelt. Abgesehen davon können die Parameter auch anders errechnet werden, was andere Werte liefern kann (die Parameter werden aber ohnehin hier nur abgeschätzt).

den digitalen Fall, was ein Hinweis darauf sein könnte, dass das Schottky-Emissions-Modell im digitalen Fall doch nicht zutrifft, im analogen hingegen schon.

Die Widerstände  $R_0$  aus den Steigungen ergeben sich zu 428  $\Omega$  (analoger Fall) und 2,04 k $\Omega$  (digitaler Fall).

Hier verdichten sich also weiter die Hinweise, dass es sich beim digitalen Schaltverhalten um einen anderen Mechanismus handelt als beim analogen. Auch, dass das SCLC-Modell im digitalen Fall ziemlich gut anfitbar ist, im analogen hingegen nicht, unterstützt diese These. Womöglich liegt im HRS im digitalen Fall eher ein ohmscher Kontakt mit Raumladungszonen vor, wohingegen im analogen Fall eine Barriere in einem Sprung – da das Poole-Frenkel-Modell ebenfalls fittet (wenn auch nicht so gut), auch womöglich in mehreren Sprüngen – überwunden wird.

Dass es sich hier um unterschiedliche Vorgänge handeln könnte, ist auch dadurch gut vorstellbar, dass es sich hier um einen asymmetrischen Aufbau mit unterschiedlichen Elektrodenmaterialien handelt. So könnten beispielsweise im digitalen Fall Aluminiumatome / -ionen (was sich mit den Beobachtungen aus Abschnitt 7.1 decken würde) und im analogen Fall Sauerstofffehlstellen für das Schaltverhalten verantwortlich sein. Das könnte gleichzeitig auch unterschiedlichen Schaltmechanismen entsprechen: Digital ECM und analog VCM.

### 7.3. Simulation der elektrischen Schaltvorgänge


Im Rahmen einer Kooperation mit dem Polytechnikum Mailand entstanden von Daniele Ielmini und Alessandro Milozzi Simulationen zu den elektrischen und thermischen Schaltvorgängen mit dem bereits in Abschnitt 2.4 erläuterten Vorgehen.<sup>5</sup> Zunächst sollen hier deren Ergebnisse der rein elektrischen Simulationen vorgestellt werden. Alle Abbildungen und Ergebnisse dieses und des nächsten Abschnittes wurden von Daniele Ielmini und Alessandro Milozzi erstellt und zur Verfügung gestellt.

Dazu verwendeten Milozzi und Ielmini die Parameter  $D_{n_d,0,rr} = 4 \cdot 10^{-4} \frac{\text{cm}^2}{\text{s}}$ ,  $D_{n_d,0,zz} = 4 \cdot 10^{-3} \frac{\text{cm}^2}{\text{s}}$ ,  $\sigma_{\min} = 10^3 \frac{\text{S}}{\text{m}}$ ,  $\sigma_{\max} = 5 \cdot 10^5 \frac{\text{S}}{\text{m}}$ ,  $k_{th,m} = 24 \frac{\text{W}}{\text{mK}}$ ,  $k_{th,ox} = 4,8 \frac{\text{W}}{\text{mK}}$ ,  $\lambda = 0,01 \frac{1}{\text{K}}$  und  $E_{AC} = 50 \text{ meV}$  (vgl. [34]). Der letzte Wert passt gut mit den zuvor extrahierten Werten überein, die (bis auf den digitalen Fall beim Schottky-Emissions-Modell) im Bereich von etwa 50 meV (bzw. als Potential 50 mV) lagen. Der Wert für  $D_{n_d,0,zz}$  liegt dabei in der Größenordnung anderer Diffusionskonstanten solcher Simulationen (vgl. z.B. [116], die homogen  $D_{n_d,0} = 2 \cdot 10^{-3} \frac{\text{cm}^2}{\text{s}}$  verwendeten), wohingegen der Wert für  $D_{n_d,0,rr}$  verringert wurde, um die Inhomogenität zu simulieren.

Abbildung 7.5 zeigt die so simulierte elektrischen Kennlinien für drei verschiedene Aktivierungsenergien der Ionenmigration ( $E_a = 1,2 \text{ eV}$ ,  $E_a = 1,0 \text{ eV}$  und  $E_a = 0,8 \text{ eV}$ ). Auch hier ist der Bereich um  $E_a \approx 1 \text{ eV}$  konsistent mit anderen Simulationen dieser

<sup>5</sup>Diese Ergebnisse und auch die des nächsten Abschnittes wurden auf der ESSCIRC 2022 in Mailand vorgestellt und auch entsprechend als Proceeding Paper veröffentlicht [34].

Art (vgl. z. B. [116]).



**Abbildung 7.5.: Simulierte elektrische Kennlinien.**  $E_a$  wurde hierbei von 0,8 eV (rote Kurve) über 1,0 eV (schwarze Kurve) bis 1,2 eV variiert. Das kleine Bild zeigt experimentelle analoge Kennlinien zum Vergleich. Die Graphik wurde von Alessandro Milozzi und Daniele Ielmini zur Verfügung gestellt.


Es lässt sich feststellen, dass mit diesem Modell die analogen Kennlinien durchaus zufriedenstellend simuliert werden können. Zusätzlich lässt sich bei der Variation von  $E_a$  deutlich erkennen, dass bei niedrigem  $E_a$  der Memristor früher schaltet als bei höherem  $E_a$ . Damit einher geht außerdem eine leicht veränderte Steilheit beim Reset-Vorgang: Bei 0,8 eV wirkt die Kurve während des Reset-Vorgangs steiler als bei 1,2 eV. Auch wenn sich das digitale Schalten so nicht wirklich simulieren ließ, so ist dennoch ein Zusammenhang erkennbar: Die Spannungen, bei denen digitale Memristoren beim Reset-Vorgang schalteten, waren im Schnitt niedriger (und, da digital, auch steiler) als im analogen Fall. Es lässt sich also die Vermutung aufstellen, dass das digitale Schalten mit einer niedrigeren Aktivierungsenergie für die Ionenmigration einhergeht, als dies beim analogen Schalten der Fall ist.

Um dies noch weiter zu untersuchen, wurden die Ergebnisse der unterschiedlichen Sweep-Raten (s. Abbildung 5.28 auf Seite 77 und Abbildung 5.29 auf Seite 78) mit modifizierten Kissinger-Plots ausgewertet (s. Abbildung 7.6).<sup>6</sup> Dabei ergab sich in der Tat für den digitalen Fall eine Aktivierungsenergie der Ionenmigration von ca. 0,8 eV

<sup>6</sup>Kissinger-Plots sind eine Methode, um Aktivierungsenergien abschätzen zu können, wobei unterschiedliche Temperaturrampen gefahren werden und (im einfachsten Fall) gemäß der Formel

$$E_a = -R \frac{d \ln \left( \frac{\beta}{T_p^2} \right)}{dT_p^{-1}} \quad (\text{wobei } R \text{ die Gaskonstante, } \beta \text{ die Heizrate und } T_p \text{ die Peaktemperatur ist, was in diesem Fall die Temperatur beim Peak des zu untersuchenden Ereignisses, also die Schalttemperatur, ist) \text{ die Aktivierungsenergie ermittelt werden kann. [137–139] Bei den hier vorgestellten$$

und für den analogen Fall von ca. 1,2 eV, was die soeben aufgestellte Vermutung weiter stützt.



**Abbildung 7.6.: Modifizierte Kissinger-Plots.** Anfitzen der digitalen (blau) und analogen (rot) Messwerte ergibt ein  $E_a$  von ca. 0,8 eV im digitalen und ca. 1,2 eV im analogen Fall.  $T_p$  ist die Temperatur, bei der der Memristor schaltet. Die Graphik wurde von Alessandro Milozzi und Daniele Ielmini zur Verfügung gestellt.


## 7.4. Simulation der thermischen Schaltvorgänge

Ziel der vorgestellten Simulationen war allerdings von Beginn an nicht einfach nur, die elektrischen Kennlinien nachzubilden und  $E_a$  zu extrahieren, sondern auch, den in Abschnitt 6 beschriebenen temperaturinduzierten Schalteffekt zu simulieren. Dies konnte tatsächlich mit dem hier verwendeten Modell nachgebildet werden. Abbildung 7.7 zeigt Simulationen zur Widerstandsentwicklung bei sich abwechselnden Spannungs- und Temperatur-Sweeps.

Bei  $E_a = 1,0$  eV (und auch bei 0,8 eV) konnte in einer solchen Simulation in der Tat das experimentell beobachtete temperaturinduzierte Schaltverhalten beobachtet werden, während es bei  $E_a = 1,1$  eV (und auch bei 1,2 eV) nicht in dieser Form beobachtet werden konnte. Dies steht wiederum in perfekter Übereinstimmung mit den vermuteten und gemessenen unterschiedlichen Ionenmigrations-Aktivierungsenergien im analogen ( $E_a \approx 1,2$  eV) und im digitalen ( $E_a \approx 0,8$  eV) Fall. Offenbar verläuft zwischen 1,0 eV

---

Antragungen handelt es sich um eine Modifikation, womit aber ebenfalls eine Aktivierungsenergie extrahiert werden kann.




**Abbildung 7.7.: Simulierte Widerstandsentwicklungen bei sich abwechselnden Spannungs- und Temperatur-Sweeps.** Oben sind die zur Simulation verwendeten Spannungs- (blau) und Temperatur-Kurven (rot) gezeigt. In der Mitte ist die Widerstandsentwicklung für  $E_a = 1,0$  eV und unten für  $E_a = 1,1$  eV zu sehen. Tatsächlich lässt sich bei 1 eV das temperatur-induzierte Schaltverhalten nachbilden, während es bei 1,1 eV fast vollständig unterdrückt ist. Die Graphik wurde von Alessandro Milozzi und Daniele Ielmini zur Verfügung gestellt.

und 1,1 eV die Grenze, unterhalb derer das temperaturinduzierte Schalten auftritt. Natürlich müssen diese Zahlenwerte als ungefähr verstanden werden. Auch reicht die Menge an experimentellen Messungen nicht aus, um wirklich zuverlässig einen exakten Zahlenwert für  $E_a$  angeben zu können. Außerdem hängt das Schaltereignis wahrscheinlich auch von der maximalen Temperatur ab; wenn also bei  $E_a = 1,1$  eV die Temperatur weiter erhöht worden wäre, hätte womöglich doch ein Schalten beobachtet werden können. Die Schalttemperatur dürfte sich bei Erhöhung der Temperatur vermutlich also nur nach oben verschieben.<sup>7</sup>

Um weitere Einblicke in die Vorgänge dieses aktivierungsenergie-abhängigen Schaltens zu erhalten, wurden auch Querschnittsbilder mit der entsprechenden (temperatur-abhängigen) Verteilung der leitfähigen Defekte simuliert. Abbildung 7.8 zeigt die entsprechenden Ergebnisse für 1,0 eV und 1,1 eV.

<sup>7</sup>Aus Gesprächen mit Daniele Ielmini und Alessandro Milozzi.



**Abbildung 7.8.: Simulierte Querschnittsbilder der Defekt-Verteilung.** Links ist die Entwicklung der Verteilung der leitfähigen Defekte während den in Abbildung 7.7 simulierten Sweeps angetragen. Der leitfähige Pfad läuft dabei von oben nach unten (entlang der Ordinate). Schwarz (und rot) bedeutet hier elektrisch leitend, während grau isolierend bedeutet. Dazwischen verlaufen die ganz links dargestellten Farbzunordnungen. Oben ist der Fall für  $E_a = 1,0$  eV und unten für  $E_a = 1,1$  eV gezeigt. Für 1 eV lässt sich ein roter (das heißt leitfähiger) Bereich als Kurzschluss bei Erhöhung der Temperatur feststellen. Rechts ist für den oberen Fall (bis zu dem Punkt, an dem der Pfad wieder leitfähig geworden ist, was hier bei etwa 3 s der Fall war) die Verteilung der Defektdichte angetragen (wobei die z-Koordinate auf der Abszisse angetragen wurde). Die Graphik wurde von Alessandro Milozzi und Daniele Ielmini zur Verfügung gestellt.

Hier lässt sich für  $E_a = 1,0$  eV deutlich ein kleiner Kurzschluss beim Erhöhen der Temperatur feststellen. Der Spalt wird also mit steigender Temperatur (bzw. hier Zeit) immer leitfähiger. Dies lässt sich so bei  $E_a = 1,1$  eV nicht beobachten.

## 7.5. Zusammenfassende Diskussion

Basierend auf all diesen Ergebnissen lässt sich ein Modell konstruieren, durch das sich diese Beobachtungen erklären lassen.<sup>8</sup>

Die Tatsache, dass bei negativem Reset eine starke Aluminium-Migration beobachtet werden konnte, die bei positivem Reset nicht gefunden werden konnte, lässt, zusammen mit den unterschiedlichen Schaltcharakteristiken (analog und digital), darauf schließen, dass es sich im digitalen Fall um Aluminiumionen und im analogen Fall um andere Ionen, z. B. Sauerstofffehlstellen als Ursache des memristiven Schaltverhaltens handelt.<sup>9</sup> Auch, dass im HRS beim digitalen Schalten SCLC ein Mechanismus ist, der sehr gut passen würde, dies im analogen Fall hingegen nicht passt, spricht für unterschiedliche Mechanismen.

Die Simulation der Strom-Spannungskennlinien lässt bei einer kleineren Aktivierungs-

<sup>8</sup>Natürlich fehlen für eine absolut sichere Modellierung noch Messungen, die das Modell überprüfen. Siehe dazu auch Abschnitt 8. Hier soll nur ein Modell vorgestellt werden, das daher leider keinen Anspruch auf Richtigkeit erheben kann, aber möglichst viele der Beobachtungen erklären kann.

<sup>9</sup>Diese Vermutung kam auch in Diskussionen mit Daniele Ielmini, Alessandro Milozzi und Marc Tornow auf.

energie der Ionenmigration eine steilere Reset-Kurve erkennen, bei einer größeren hingegen eine flachere, was durch Fits dem digitalen Fall (mit ca. 0,8 eV) und dem analogen Fall (ca. 1,2 eV) zugeordnet werden konnte. Auch der temperaturinduzierte Schalteffekt ließ sich mit diesen Werten simulieren und war bei niedrigeren Aktivierungsenergien bevorzugt zu beobachten. Auch dies lässt den Schluss zu, dass es sich um unterschiedliche Ionen mit unterschiedlichen Aktivierungsenergien als Ursache des Schaltverhaltens handelt. Dass der temperaturinduzierte Schalteffekt überhaupt auftritt, liegt vermutlich mit an der Vorschädigung des Oxids an der Stelle des ehemaligen Pfads und der damit einhergehenden anisotropen Diffusionskonstante. Die Bewegung hin zur Elektrode ist also bevorzugt. Wenn sich also durch thermische Bewegung die Ionen stärker bewegen, können sie bei einer niedrigen Aktivierungsenergie eher ihre Plätze verlassen und den Pfad schließen (unterstützt durch die Anisotropie). Bei höheren Temperaturen sollten auch die analogen Memristoren ein temperaturinduziertes Schaltverhalten aufweisen können.<sup>10</sup> Dies lässt sich auch mit der Beobachtung von Abbildung 6.9c auf Seite 124, bei der bei einem analogen Memristor ein derartiges Schaltverhalten beobachtet werden konnte, in Einklang bringen; hier lag eventuell die Aktivierungsenergie durch statistische Streuung etwas niedriger als sonst.

Im Fall des digitalen Schaltens mit analogem Nachschalten könnte es sich um eine Mischung aus Aluminiumionen- und Sauerstofffehlstellen-Migration handeln: Zuerst öffnet sich der Aluminium-Pfad und dann migrieren weiter Sauerstofffehlstellen aus dem höherohmigen Bereich. Allerdings wäre auch hier ein rein durch Metallionen funktionierender Prozess denkbar, bei dem sich die Aluminiumionen/-atome noch weiter umsortieren.

Allerdings lassen sich die Ergebnisse des Experiments aus Abbildung 5.39 auf Seite 92 nicht ganz so einfach erklären. Hier konnte zuerst ein digitales Schalten beobachtet werden, das erst nach Anlegen einer genügend hohen Spannung in ein analoges wechselte. Hier ist bei der Interpretation der Ergebnisse zu beachten, dass das digitale Schalten verrauschter und mit niedrigerem HRS erfolgte, als das sonst bei digitalem Schalten oft üblich war. Hier könnte sich z.B. zuerst ein Sauerstofffehlstellenpfad gebildet haben, der das Titandioxid überbrückte. Allerdings könnte sich an der Grenze zur Aluminium-Bottom-Elektrode ein Aluminiumoxid befunden haben, das erst durchstoßen / reduziert werden musste. Solange die Temperatur / Spannung zu gering war, könnte es sein, dass das Aluminiumoxid bei jedem Set / Reset reduziert / oxidiert werden musste – solange, bis die Spannung und damit die Temperatur groß genug war, dass sich ein dauerhafter, leitfähiger Pfad im Aluminiumoxid bildete. Von dort an bewegten sich nur noch im Titanoxid die Sauerstofffehlstellen, was zum analogen Schaltverhalten geführt haben könnte. Allerdings sind auch andere Mechanismen, wie beispielsweise TCM, denkbar (s. Abschnitt 2).

Dieser Vorgang sollte sich demnach bei eigentlich jedem Pt/TiO<sub>2</sub>/Al-Memristor zu Beginn der Sweeps abspielen, was erklären könnte, warum diese erst eingefahren werden mussten (wobei hier sicherlich auch noch weitere Aspekte dazukommen, wie Schädigung

---

<sup>10</sup>Idee aus Gesprächen mit Daniele Ielmini und Alessandro Milozzi.



des Oxids im Schaltbereich, Umsortierung der Atome / Ionen etc.), bis sie stabil analog schalten.

## 7.6. Mögliche Ursachen für die unterschiedlichen Charakteristiken der verwendeten Titandioxidschichten

Abschließend soll noch kurz die Frage erörtert werden, weshalb bei unterschiedlichen Titandioxidschichten die Charakteristiken trotz gleichen Elektrodenmaterials (leicht) unterschiedlich waren. Die Testwafer sollen dabei außen vor gelassen werden, da bei diesen die Nadel zum Vermessen direkt auf das Pad aufgesetzt wurde und dabei dieses eventuell durchstoßen haben könnte etc. Außerdem war bei diesen die Bottom-Elektrode unstrukturiert.

Beim ersten richtigen Wafer waren die Kennlinien sehr verrauscht, bzw. unreproduzierbar. Dies lag womöglich daran, dass hier die Top-Elektrode nasschemisch strukturiert worden war, was dazu geführt haben könnte, dass an vielen Stellen die Säure durch das Titanoxid drang und die Bottom-Elektrode mit anätzte.<sup>11</sup> Durch das Eindringen der Ätzmischung in das Oxid könnten auch einzelne Rückstände (z. B. Phosphor-Atome, bzw. -Ionen o. Ä.) im Oxid verblieben sein und das Schaltverhalten womöglich mit beeinflussen.

Bei den zweiten Wafern (mit dem Titandioxid von der SIEGERT WAFER GmbH) wurde die Top-Elektrode via Lift-Off strukturiert, um diesen Effekt zu unterbinden. Das Ergebnis waren verhältnismäßig zuverlässige Memristor-Strukturen (sofern Aluminium als Bottom-Elektrode verwendet wurde).

Das exakte Titandioxid mag sicherlich auch eine Rolle spielen, so wurden beispielsweise bei den dritten Wafern (mit dem Oxid vom oxidischen Target) drastisch unterschiedliche Forming-Spannungen beobachtet, je nachdem, ob das Titandioxid in einem Prozess oder in zwei Prozessen mit einem Vakuum-Bruch dazwischen hergestellt worden war.<sup>12</sup> Inwiefern allerdings die Abscheidungsmethode und die dabei verwendeten Prozessparameter (in einem Prozess) die Kennlinien der Memristoren im Detail beeinflussen, lässt sich hier nicht mit ausreichender Zuverlässigkeit evaluieren, zumal auch die Schichtdicken der unterschiedlichen Varianten nur begrenzt identisch waren.

---

<sup>11</sup>Dies konnte mikroskopisch vor Allem bei einem parallel hergestellten Wafer beobachtet werden, der über eine noch dünnere Titandioxid-Schicht verfügte.

<sup>12</sup>In diesem speziellen Fall könnten natürlich auch andere Ursachen für die erhöhte Forming-Spannung verantwortlich sein. So könnte es beispielsweise auch an den optischen Eigenschaften gelegen haben, weshalb diese Oxidschicht dünner als tatsächlich gemessen wurde oder es könnte auch durch die zwei Abscheidungen eine Art Zwischenschicht mit Fremdatomen oder anderer Stöchiometrie gegeben haben, die das Forming beeinflusste.



## 8. Zusammenfassung und Ausblick

In dieser Arbeit wurden Memristoren mit Aluminium und Platin als Elektroden-Materialien und Titandioxid als Isolator untersucht.

Zunächst zeigte sich ein digitales Reset-Schaltverhalten, wenn beide Elektroden aus Aluminium bestanden. Es konnte auch ein analoges Nachschalten beobachtet werden, worüber das Widerstandsverhältnis eingestellt werden konnte. Bei Platin als Top-Elektrode, aber weiterhin Aluminium als Bottom-Elektrode, konnte polaritätsabhängig ein digitales, aber auch ein rein analoges Schaltverhalten beobachtet werden. Das Widerstandsverhältnis ließ sich bei analogem Reset-Vorgang durch die maximal angelegte Spannung beim Reset, aber auch durch die Strombegrenzung beim Set-Vorgang einstellen. Tendenziell war aber das Widerstandsverhältnis bei analogem Schalten niedriger als bei digitalem Schalten, dafür waren bei analogem Schaltverhalten deutlich mehr Schaltereignisse möglich als bei digitalem. Bei Platin als Bottom-Elektrode fällt das Gesamtbild gemischt aus, da – vermutlich durch Spitzen nach der Lift-Off-Strukturierung der Platin-Elektrode – keine wirklich reproduzierbaren Messungen möglich waren.

Anschließend wurden diese Memristoren (zyklischen) Temperaturvariationen ausgesetzt, wobei ein rein durch die erhöhte Temperatur hervorgerufenenes Schalten in den LRS bei digital schaltenden Memristoren beobachtet werden konnte. Bei analog schaltenden Memristoren konnte dies im hier untersuchten Temperaturbereich (bis etwa 150 °C) bis auf ein einziges Ereignis nicht beobachtet werden. Das legt nahe, dass dieser Effekt auch bei analog schaltenden Memristoren möglicherweise bei noch höheren Temperaturen auftreten könnte, wohingegen bei digitalem Schalten niedrigere ausreichen.<sup>1</sup> Zusammen mit den unterschiedlichen Reset-Verhalten bei unterschiedlichen Polaritäten und Elektroden-Materialien legt dies nahe, dass es sich für digitales und analoges Schaltverhalten um unterschiedliche Schaltmechanismen handelte.

In Abschnitt 7 wurden weitere Untersuchungen, Fits und Simulationen vorgestellt, die diese Vermutung stützen: So konnte bei digitalem Schalten – jedoch nicht bei analogem – oft eine Erhöhung auf dem Memristor nach elektrischer Charakterisierung festgestellt werden. Diese Erhöhung bestand hauptsächlich aus Aluminium, dem Bottom-Elektroden-Material. Auch dass zu den digitalen und analogen Schaltverhalten unterschiedliche Leitungsmechanismen angefittet werden konnten (bei digital vor Allem SCLC und möglicherweise noch Schottky-Emission, bei analog Schottky-Emission und möglicherweise noch Poole-Frenkel-Emission) spricht für unterschiedliche Schaltmechanismen. Diese könnten z. B. ECM (mit einem Aluminium-Pfad, obwohl Aluminium nicht das typische Elektrodenmaterial für ECM ist) im digitalen und VCM (mit einem Sauerstofffehlstellen-Pfad) im analogen Fall sein. Im analogen Fall bei Verwendung von Aluminium als ein Elektrodenmaterial könnte noch das dauerhafte Überbrücken des

---

<sup>1</sup>Diese Idee stammt von Daniele Ielmini und Alessandro Milozzi.

Aluminiumoxids zwischen Titanoxid und Aluminium-Elektrode eine wichtige Rolle spielen, um reproduzierbare, analoge Schaltcharakteristika zu erhalten.

Alessandro Milozzi und Daniele Ielmini führten elektrische und thermische Simulationen durch, die unterschiedliche Aktivierungsenergien (und damit womöglich auch unterschiedliche Leitungsmechanismen) für digitale und analoge Reset-Vorgänge simulieren. Das temperaturinduzierte Schalten konnte dabei dadurch simuliert werden, dass eine inhomogene Diffusionskonstante vorausgesetzt wurde. Demnach war die Diffusion von der Spitze des leitfähigen Pfades zur Elektrode höher als senkrecht dazu. Dies könnte damit erklärt werden, dass durch die vorangegangenen Schaltereignisse des Memristors das Titanoxid zwischen der Spitze und der Elektrode vorgeschädigt war.

Zusammenfassend konnten also unterschiedliche Verhalten bei unterschiedlichen Elektroden-Materialien, Polaritäten bezüglich Spannung und Temperatur beobachtet und durch weitere Messungen, Fits und Simulationen erklärt werden.

Diese Arbeit kann dabei helfen, analoge Speicherelemente zu realisieren, bei denen nicht nur zwei, sondern mehrere Speicherzustände existieren. Ebenso könnte der beobachtete thermische Schalteffekt zur Entwicklung neuartiger Temperatur-Sensoren genutzt werden. Hierbei müssten allerdings die statistischen Abweichungen reduziert werden und die Schalttemperatur eingestellt werden können. Dies könnte auch dadurch realisiert werden, dass mehrere Memristoren gleichzeitig verwendet werden und über diese gemittelt wird. Besser wäre hingegen ein noch tieferes physikalisches Verständnis auf atomarer Ebene im Bereich zwischen Pfad-Spitze und Elektrode und die Möglichkeit der gezielten Beeinflussung dieses Bereichs. Dies könnte z. B. mittels anderer Herstellungsprozesse (wie beispielsweise Atomlagenabscheidung (Atomic Layer Deposition – ALD), um Störstellen besser zu eliminieren), einem anderen Aufbau (z. B. lateral, um besser den Pfad untersuchen und – z. B. mit Hilfe einer Gate-Elektrode – kontrollieren zu können) und / oder andere Untersuchungstechniken (wie beispielsweise auch gepulsten elektrischen Messungen) geschehen. Auch z. B. Tieftemperaturmessungen könnten helfen, bestimmte Teil-Vorgänge besser sichtbar und damit untersuchbarer zu gestalten, da durch die geringere Bewegung der Atome, dadurch bedingte, zufällige Effekte unterdrückt werden. Um eine bessere Reproduzierbarkeit – auch bezüglich des temperaturinduzierten Schalteffekts – zu erreichen, könnte beispielsweise der Ort des Pfades genauer eingegrenzt werden, sodass im Idealfall nur ein, immer exakt gleicher Pfad entstehen kann. Dies könnte z. B. durch genauere Lithographie-Techniken, wie Elektronenstrahl- oder EUV-Lithographie (Extreme Ultra Violet – mit sehr kurzen Wellenlängen) oder spitzen, statt flachen Elektroden, bei denen der Bereich des geringsten Elektrodenabstands auf einen sehr kleinen Bereich reduziert wird, umgesetzt werden. Eventuell könnte eine Kombination aus den genannten Veränderungen nötig sein (wie lateraler Aufbau, Atomlagenabscheidung und genauere Lithographie-Technik), um reproduzierbarere Ergebnisse und mehr Analyse-Möglichkeiten zu erhalten.

Je nach Schaltcharakteristik – abhängig davon, ob bei einer bestimmten Temperatur ein singuläres Schaltverhalten auftritt oder ob der Widerstand stufenweise oder gar analog bei Erhöhung der Temperatur nichtflüchtig sinkt – sind viele mögliche Anwendungsbereiche denkbar. Vor Allem bei Transporten temperatursensibler Waren, wie Medikamenten, bestimmten Lebensmitteln etc. ist eine Temperaturüberwachung oft sinnvoll

bis essentiell. Hier könnte ein entsprechender Chip vor dem Transport am Transportgut angebracht werden und später könnte elektrisch ausgelesen werden, ob eine bestimmte Temperatur überschritten wurde oder – je nach Verhalten – ob über einen gewissen Zeitraum die Temperatur überschritten wurde, da oftmals eine kurzzeitig überhöhte Temperatur nicht so kritisch ist wie eine langfristige Überschreitung einer Grenztemperatur. Dies könnte womöglich auch in der Messung einer Art Zeitintegral über die Temperatur resultieren.[33]<sup>2</sup>

Eine weitere Idee stammt von Daniele Ielmini und Alessandro Milozzi: Bei genaueren Bauelementen, ist sowohl die Reset- als auch die Set-Spannung temperaturabhängig – diese sinken betragsmäßig bei steigender Temperatur. Wenn also beispielsweise durch einen Laser lokal in einem neuronalen Netzwerk (durch Memristoren nachgebildet) einzelne Memristoren erhitzt werden, so verändern diese schneller ihren Widerstand auf eine Serie von elektrischen Pulsen, als die anderen, kühleren Memristoren. Dies bildet sozusagen homöostatische Plastizität nach, also die Fähigkeit von Neuronen ihre Empfindlichkeit anzupassen.[34]

Aber auch für das tiefere physikalische Verständnis solcher M-I-M-Strukturen könnte diese Arbeit dienen.

---

<sup>2</sup>Diese Ideen stammen teils von Prof. Dr. Ignaz Eisele (EMFT / Universität der Bundeswehr).



# A. Designs

In diesem Anhang sollen die in dieser Arbeit verwendeten Designs der Wafer, PCBs und Schutzkappen gezeigt und kurz beschrieben werden.

## A.1. Design der Wafer

In dieser Arbeit wurden zwei unterschiedliche Waferdesigns verwendet: Das Design für die Testwafer und das für die in allen Ebenen strukturierten Wafer.


### A.1.1. Design der Testwafer

Für die Testwafer wurde eine bereits vorhandene Maske aus einem anderen Projekt verwendet.<sup>1</sup> Diese besteht aus mehreren Quadraten (welche im Folgenden mit Q abgekürzt werden sollen), die aus einzelnen Flächen bestehen. Wie in Anhang B beschrieben, wurden weder die Bottom-Elektrode noch das Titandioxid für diese Wafer wirklich strukturiert, sondern nur eine Fläche beim Sputterprozess des Oxids und der Top-Elektrode verdeckt, sodass die Bottom-Elektrode frei lag. Zum elektrischen Vermessen konnte nun die gesamte Bottom-Elektroden-Fläche mit einer Nadel ankontaktiert werden, während die andere Nadel direkt auf die zu vermessende Fläche gesetzt wurde. Die Memristor-Struktur bildet dabei dann die unstrukturierte Bottom-Elektroden-Schicht mit der strukturierten Top-Elektroden-Fläche. Abbildung A.1 zeigt das Design der Top-Elektroden-Strukturierung – dabei steht eine geschlossene Fläche für eine stehen bleibende Fläche der Top-Elektrode.

Die Nummerierung der einzelnen Quadrate wurde dabei reihenweise vorgenommen, beginnend bei 0 (oberste Reihe) bis 11 (unterste Reihe). Die Maße der Top-Elektroden-Flächen stellt dabei Tabelle A.1 zusammen.


---

<sup>1</sup>Andreas Drost und Chi Hung Vu verwendeten diese Maske für die Testwafer. Diese stand aus einem anderen Projekt zur Verfügung. Für die Testwafer war diese Maske durch ihre zahlreichen einzelnen unterschiedlich großen Flächen optimal und es musste zunächst keine neue angefertigt werden. Das Maskenlayout, woraus die hier gezeigten Bilder und Maße erstellt / gemessen wurden, wurde von Andreas Drost zur Verfügung gestellt.



(a) Layout der Top-Elektroden ganz

(b) Definition der Abmessungen



(c) Q0, Q1, Q11

(d) Q2

(e) Q3

(f) Q4

(g) Q5

(h) Q6

(i) Q7

(j) Q8

(k) Q9

(l) Q10

**Abbildung A.1.: Design der Testwafer.** (a) zeigt das Layout / Design der Top-Elektroden-Strukturierung, (b) die Definition der Abmessungen und (c)-(l) die einzelnen Quadrate des Layouts.



Quadrat	a	b	c	d
Quadratbegrenzungsflächen	250	500	250	300
Q0			leer	
Q1			leer	
Q2	25	350	15	150
Q3	45	350	35	150
Q4	85	350	75	150
Q5	125	350	115	150
Q6	165	350	155	150
Q7	245	350	235	150
Q8	325	350	315	150
			1. Reihe: wie Q2	
			2. Reihe: wie Q7	
			3. Reihe: wie Q3	
			4. Reihe: wie Q5	
Q9			5. Reihe: wie Q2	
			6. Reihe: wie Q6	
			7. Reihe: wie Q4	
			8. Reihe: wie Q8	
			9. Reihe: wie Q8	
Q10	250	255	750	
Q11			leer	

**Tabelle A.1.: Maße der Top-Elektrode-Flächen.** Die Bezeichnungen für a, b, c und d sind Abbildung A.1b zu entnehmen. Die Maße sind in  $\mu\text{m}$  angegeben.

### A.1.2. Design der Memristorwafer

Nachdem die ersten Tests mit der soeben beschriebenen Maske durchgeführt werden konnten, wurde ein neuer Maskensatz konzipiert, der nicht nur strukturierte Top-Elektroden vorsah, sondern auch strukturierte Bottom-Elektroden und Kontaktlöcher/Vias zwischen den Bottom- und Top-Elektroden, da vor allem an den Kontaktpads eine Verbindung zwischen den beiden Elektrodenmaterialien erforderlich ist. Dabei sah dieser neue Maskensatz diverse Teststrukturen sowie verschiedene Chips für unterschiedliche Untersuchungen vor. Da drei der fünf mitdesignten Chips keine Anwendung in dieser Arbeit fanden, sollen in diesem Abschnitt nur die verwendeten näher erklärt werden. Die wichtigste Struktur auf diesen so strukturierten Wafern bildeten natürlich die Memristoren, die wie folgt prozessiert wurden (siehe auch Anhang B): Auf einem oxidierten Siliziumwafer wird das Bottom-Elektroden-Material abgeschieden und strukturiert (Maske **Bottom**). Dabei ist der Finger, bei dem sich schließlich der memristive Kreuzungspunkt befindet, mit einer Fläche zur Kontaktierung verbunden. Anschließend wird Titandioxid abgeschieden und an den Flächen zur Kontaktierung geöffnet (Maske **Middle**). Schließlich wird das Top-Elektroden-Material abgeschieden und so strukturiert, dass ein Finger mit der Bottom-Elektrode den memristiven Kreuzungspunkt bildet (Maske **Top**). Dieser ist mit einer Kontaktfläche

für die Top-Elektrode verbunden. Dabei wird parallel über die freiliegende Stelle der Bottom-Elektrode ein Kontaktpad für diese mit strukturiert.

Abbildung A.2 zeigt die verwendeten Layouts für die drei Masken (ohne Grobjustagestrukturen etc.) übereinandergelegt.<sup>2</sup>

Das in Abbildung A.2a gezeigte Waferlayout ist mit verschiedenen Chips versehen: Die tendenziell blau wirkenden sind die in Abbildung A.2b gezeigten Memristorchips (ca.  $5 \times 5 \text{ mm}^2$ ), wohingegen die größeren (ca.  $10 \times 10 \text{ mm}^2$ ) mit den beiden rosa wirkenden Balken, sowie die länglichen Chips auf der rechten Waferhälfte nicht in dieser Arbeit vermessen wurden und daher hier nicht weiter erklärt werden.<sup>3</sup> Kreuzförmig angeordnet befinden sich dazwischen die in Abbildung A.2c gezeigten neun Testchips (ca.  $5 \times 5 \text{ mm}^2$ ). Zusätzlich befanden sich noch Justage-Strukturen, sowie Sägemarkierungen und Beschriftungen auf dem Wafer.


#### A.1.2.1. Elemente der Memristorchips

Der in Abbildung A.2b gezeigte Memristorchip besitzt verschiedene memristive Strukturen und Teststrukturen. Diese sind (grob von oben nach unten in Abbildung A.2b):

- Memristoren mit einer designten Kreuzungsfläche von  $5 \times 5 \text{ }\mu\text{m}^2$  (beschriftet mit 25, für die sich ergebende ungefähre Fläche in  $\mu\text{m}^2$ ). Angeordnet mit kurzgeschlossenen Top-Elektroden (12 Stück) und seriell hintereinander geschaltet (10 Stück).
- Ebenso, nur mit einer designten Kreuzungsfläche (Breite Bottom-Elektrode  $\times$  Breite Top-Elektrode) von  $5 \times 12 \text{ }\mu\text{m}^2$  (beschriftet mit 60).
- Ebenso, nur mit einer designten Kreuzungsfläche (Breite Bottom-Elektrode  $\times$  Breite Top-Elektrode) von  $8 \times 12,5 \text{ }\mu\text{m}^2$  (beschriftet mit 100).
- Ebenso, nur mit einer designten Kreuzungsfläche von  $20 \times 20 \text{ }\mu\text{m}^2$  (beschriftet mit 400).
- Ebenso, nur mit einer designten Kreuzungsfläche von  $30 \times 30 \text{ }\mu\text{m}^2$  (beschriftet mit 900).
- Ebenso, nur mit einer designten Kreuzungsfläche von  $50 \times 50 \text{ }\mu\text{m}^2$  (beschriftet mit 2.5' – für 2500).
- Ebenso, nur mit einer designten Kreuzungsfläche von  $100 \times 100 \text{ }\mu\text{m}^2$  (beschriftet mit 10' – für 10000).


<sup>2</sup>Für die Top-Elektroden-Strukturierung wurden je nach Strukturierungs-Art (nasschemisches Ätzen oder Lift-off) Lightfield- bzw. Darkfield-Masken verwendet. Da diese beiden Layouts quasi identisch sind, wird nur die Lightfield-Version davon gezeigt. Bei **Bottom** und **Top** sind die umrandeten Strukturen die, die stehen bleiben, bei **Middle** hingegen die, die weggeätzt werden.

<sup>3</sup>Die Chips mit den rosa Balken sollten für zusätzliche, mittels Elektronenstrahlithographie strukturierte, laterale Memristoren dienen, die länglichen hingegen sollten Messungen in Flüssigkeit (mit und ohne laterale Memristoren) ermöglichen.




(a) Layout des ganzen Memristor-Wafers


(b) Layout des Memristorchips



(c) Layout des Testchips



(d) Layout eines Memristors



(e) Farbpalette

**Abbildung A.2.: Design der Memristorwafer.** (a) zeigt das Layout / Design des ganzen Wafers, (b) den Memristorchip mit diversen Memristor- und Teststrukturen, (c) den Testchip mit bestimmten Teststrukturen, (d) beispielhaft das Layout eines einzelnen Memristors mit 25  $\mu\text{m}^2$  und (e) die hier verwendete Farbpalette.

- Teststrukturen mit je vier speziell verschalteten Memristoren in allen Größen (beschriftet mit **GR**, da die Anordnung einer Brückengleichrichterschaltung für Dioden ähnelt). Diese Teststrukturen ermöglichten Tests, inwieweit die hergestellten Memristoren miteinander gekoppelt betrieben werden können.

- Kelvin-Strukturen zur kontaktwiderstandsfreien Widerstandsmessung des leitfähigen Pfades des Memristors (beschriftet mit dem mit den beiden  $I_s$  und  $U_s$  beschrifteten  $\times$ -Symbol).
- Kondensatoren (beschriftet mit C100, C250 und C500 für die jeweiligen Kantenlängen der Kondensatorflächen).
- Kelvin-Strukturen zur kontaktwiderstandsfreien Widerstandsmessung der verschiedenen Schichten (beschriftet mit RB. . .).
- Kelvin-Strukturen zur kontaktwiderstandsfreien Widerstandsmessung der Kontaktlöcher / Vias (beschriftet mit RK).
- Memristoren verschiedener Größen mit einer Schleife herum (beschriftet mit M. . .). Damit konnten erste temperaturabhängige Messungen durchgeführt werden, da ein in die Schleife eingepprägter Strom zur Erwärmung des Memristors führen sollte.
- Van-der-Pauw-Strukturen (beschriftet mit VDP-M-S, VDP-B, VDP-M, VDP-T) zur Flächenwiderstandsmessung der verschiedenen Schichten.
- Einzelne, alleinstehende Memristoren – zwei pro Größe – in der untersten Reihe links beginnend positioniert.

#### A.1.2.2. Elemente der Testchips


Der in Abbildung A.2c gezeigte Testchip besitzt verschiedene Strukturen, die eine Kontrolle von Schichtdicke und -breite, Kontaktloch- / Via-Widerstände, relativer Permittivität des Titandioxids (über Kondensatoren) und Auflösung der Belichtung / Strukturierung teilweise auch bereits während der Prozessierung erlauben. Diese sind (grob von oben nach unten in Abbildung A.2c):

- Strukturen zur Kontrolle der Auflösung der Belichtung / Strukturierung
- Strukturen zur Kontrolle der tatsächlichen Linienbreiten und Schichtdicken
- Eine Fläche, bei der das oxidierte Substrat frei liegt (SUBSTRATE), und eine, bei der unterhalb des Titandioxids die Bottom-Elektroden-Schicht liegt (MIDDLE). Mit diesen Flächen können die Schichtdicken des Silizium- und Titandioxids z. B. reflektometrisch ermittelt werden. Aber auch Ätzparameter können damit gewonnen werden; so konnte über die Fläche mit dem frei liegenden Siliziumdioxid der Titandioxid-Ätzprozess eingefahren und überwacht werden.
- Kelvin-, Van-der-Pauw- und Kondensator-Strukturen, wie sie sich (außer dem Kondensator mit 1000  $\mu\text{m}$  Kantenlänge) auch auf den Memristorchips befinden.

## A.2. Design der PCBs

Wie in Abschnitt 3.3.2 beschrieben, werden für den Messaufbau der temperaturabhängigen Messungen PCBs benötigt. Das Design dafür wurde von Jakob Stuprich (EMFT) erstellt. Die Produktion wurde schließlich bei der Multi Leiterplatten GmbH / Multi Circuit Boards Limited in Auftrag gegeben. Dieser Abschnitt soll das Design und den Aufbau der PCBs erläutern.

Abbildung A.3 zeigt schematisch den Aufbau eines PCBs.




**Abbildung A.3.: Aufbau der PCBs.** Die langen gelben Rechtecke symbolisieren die Kontakte, die den Nullkraft- / Zero-Insertion-Force-Stecker (ZIF-Stecker) bilden, die gelben kleinen Quadrate die Bondpads, die gelben Kreise symbolisieren Durchführungen, die beiden großen gelben Rechtecke die Löt pads für den Temperaturwiderstand, die durchgezogenen dickeren Linien Verbindungen auf der Vorderseite, die gestrichelte Linie eine Verbindung auf der Rückseite des PCBs und das große gestrichelte Quadrat die ungefähre Position des zu bondenden Chips (ca. 10 mm × 10 mm – hier wurden vier Memristorchips zusammen als ein großer Chip ausgesägt). Alle mit G beschrifteten Bondpads sind mit dem mit G beschrifteten Kontakt des ZIF-Steckers verbunden (dies wurde der Übersichtlichkeit halber nicht mit eingezeichnet). Zur besseren Zuordnung sind die Anschlüsse des ZIF-Steckers durchnummeriert. Diese Nummerierung entspricht auch der Nummerierung des verwendeten Adapters. Diese Zeichnung wurde nach dem Original-Design von Jakob Stuprich angefertigt.

Bei dem Design ist der Nullkraft- / Zero-Insertion-Force-Stecker (ZIF-Stecker) mit integriert – die unteren Kontakte bilden zusammen mit dem PCB-Material den ZIF-Stecker. Die mit A–E beschrifteten Bondpads werden dabei mit den Top-Elektroden-Anschlüssen der jeweiligen zu kontaktierenden Memristoren gebondet, die mit G beschrifteten Bondpads mit den entsprechenden Bottom-Elektroden-Anschlüssen (als Masse / Ground).  $T_1$  und  $T_2$  sind die Löt pads für den Temperaturwiderstand (PT1000). Damit das PCB auch geheizt werden kann, befindet sich auf der Rückseite eingebaut ein Heizmäander, der über die Anschlüsse  $H_1$  und  $H_2$  betrieben werden kann.<sup>4</sup>


<sup>4</sup>Dieses Design hat noch eine weitere mögliche Funktion: Auf der Rückseite besitzt das PCB noch zwei weitere Anschlüsse, an denen ein Peltier-Element angelötet werden kann. Diese Funktion wurde jedoch bei den in dieser Arbeit gezeigten Messungen nicht verwendet. Um den eingebauten Heizmäander zu betreiben, müssen auf der Rückseite mittels Löt zinn zwei Kurzschlüsse gelötet werden, da ansonsten die an  $H_1$  und  $H_2$  angelegte Spannung nur an den Anschlüssen für das Peltier-Element anliegt. Diese beiden Kurzschlüsse wurden bei allen in dieser Arbeit präsentierten Proben gelötet.

### A.3. Design der Schutzkappen

Um die feinen Bonddrähte nicht durch Anfassen eines PCBs, auf das ein Chip gebondet wurde, zu beschädigen, wurden Schutzkappen designt, die auf das PCB geschoben werden können (von oben – also der Seite gegenüber des ZIF-Steckers) und dadurch die Drähte vor Berührung schützen. Das Design wurde schließlich von Christian Hochreiter (EMFT) dreidimensional aus Polycarbonat gedruckt. Abbildung A.4 zeigt zwei Ansichten des Designs.



(a) Ansicht von unten



(b) Ansicht von oben

**Abbildung A.4.: Design der Schutzkappen.** (a) das Design von unten (also der Seite, von der aus das PCB hineingeschoben wird) und (b) von oben.

Das PCB wird so in die beiden Rillen geschoben, dass die Rückseite (bis auf die stabilisierende Strebe oben am PCB-Rand) frei liegt. Der Chip und die Bonddrähte zeigen dabei zu der Seite, auf der sich die geschlossene, beschriftete Fläche befindet. Der ZIF-Stecker wird nicht mit abgedeckt, da dieser noch in die entsprechende Buchse des Aufbaus gesteckt werden können muss.

## B. Flowcharts

In diesem Anhang soll ein grober Überblick darüber gegeben werden, wie die in dieser Arbeit untersuchten Wafer hergestellt wurden. Dabei soll nicht zu sehr auf jedes Detail eingegangen werden (so ist beispielsweise beim Belacken in der Regel auch ein Ausheiz-Schritt mit dabei, der aber nicht mit aufgeführt wird); auch auf die genauen Parameter wird aus Geheimhaltungsgründen (und da diese in der Regel für die Ergebnisse dieser Arbeit nicht relevant sind) verzichtet. Alle diese Wafer wurden an der Fraunhofer EMFT prozessiert.<sup>1</sup> Viele der hier beschriebenen Schritte wurden von Andreas Drost und/oder Chi Hung Vu oder in Zusammenarbeit mit diesen durchgeführt, aber auch andere Mitarbeitende der Fraunhofer EMFT führten Prozesse und Charakterisierungen durch.

### B.1. Die Testwafer

Verwendetes Grundmaterial: p-dotierte, 150 mm große Silizium-Wafer.

Es wird ein Wafer (VWAl – Vorversuch**W**afer mit **Al**) mit dem Schichtstapel Al/TiO<sub>2</sub>/Al und ein Wafer (VWCu – Vorversuch**W**afer mit **Cu**) mit Kupfer statt Aluminium als Bottom-Elektrode hergestellt. Bei Kupfer wird als Haftsicht Wolfram-Titan (WTi), eine Legierung aus 90 % Wolfram und 10 % Titan, verwendet.

1. Sputtern von 340 nm Al (VWAl), bzw. 30 nm WTi und 200 nm Cu (VWCu)
2. Abkleben eines Streifens zur Kontaktierung
3. Sputtern von ca. 42 nm TiO<sub>2</sub> mit dem in Abschnitt 4.1.1 beschriebenen Prozess
4. Sputtern von 650 nm Al
5. Entfernen des Klebebands
6. Aufbringen des Photolacks (belacken), Belichtung mit der in Anhang A.1.1 beschriebenen Maske und Entwickeln
7. Erneut Abkleben des Streifens
8. Ätzen der Aluminium-Top-Elektrode mittels einer Phosphorsäureätzmischung
9. Entfernen des Klebebands
10. Entfernen des Photolacks mittels Aceton und Isopropanol und Spülen in deionisiertem Wasser

---

<sup>1</sup>Bis auf das bei der SIEGERT WAFER GmbH bestellte Titandioxid in Anhang B.3.

## B.2. Die Wafer mit Oxid vom metallischen Target

Verwendetes Grundmaterial: p-dotierte, 150 mm große, mittels Czochralski-Verfahren hergestellte Prime-Silizium-Wafer der Orientierung  $\langle 100 \rangle$  mit einem spezifischen Widerstand von  $<0,005 \Omega\text{cm}$  und einer Dicke von  $675 \pm 25 \mu\text{m}$ , bestellt bei der SIEGERT WAFER GmbH.

Es wird ein Wafer mit dem Schichtstapel Al/TiO<sub>2</sub>/Al hergestellt. Da hier alle dieser drei Schichten strukturiert werden sollten, wurde zunächst der Wafer oxidiert, um Kurzschlüsse zwischen den Bottom-Elektroden zu verhindern. Diese Oxidation wurde von Stephan Altmannshofer durchgeführt.

1. Oxidieren (mittels Nassoxidation) des Wafers mit ca. 770 nm SiO<sub>2</sub>
2. Sputtern von 40 nm Aluminium
3. Belacken, Belichten mit der in Anhang A.1.2 beschriebenen Maske **Bottom**, Entwickeln und Trockenätzen
4. Ätzen der Aluminium-Bottom-Elektrode mittels einer Phosphorsäureätzmischung
5. Entfernen des Photolacks mittels Remover; Spülen in deionisiertem Wasser
6. Sputtern von ca. 43 nm TiO<sub>2</sub> mit dem in Abschnitt 4.1.1 beschriebenen Prozess
7. Reinigen, Belacken, Belichten mit der in Anhang A.1.2 beschriebenen Maske **Middle** und entwickeln
8. Trockenätzen des TiO<sub>2</sub>s mittels eines CF<sub>4</sub>-haltigen Plasmas
9. Entfernen des Photolacks mittels Remover; Spülen in deionisiertem Wasser
10. Sputtern von 200 nm Aluminium
11. Belacken, Belichten mit der in Anhang A.1.2 beschriebenen Maske **Top**, Entwickeln und Trockenätzen
12. Ätzen der Aluminium-Top-Elektrode mittels einer Phosphorsäureätzmischung
13. Entfernen des Photolacks mittels Aceton und Isopropanol und Spülen in deionisiertem Wasser

## B.3. Die Wafer mit Oxid vom metallischen Target bei niedrigeren Drücken

Das verwendete Grundmaterial ist das gleiche wie beim soeben erklärten Wafer: p-dotierte, 150 mm große, mittels Czochralski-Verfahren hergestellte Prime-Silizium-Wafer der Orientierung  $\langle 100 \rangle$  mit einem spezifischen Widerstand von  $<0,005 \Omega\text{cm}$  und einer Dicke von  $675 \pm 25 \mu\text{m}$ , bestellt bei der SIEGERT WAFER GmbH.

Es wurden Wafer mit den Schichtstapel Al/TiO<sub>2</sub>/Al, Al/TiO<sub>2</sub>/Pt, Pt/TiO<sub>2</sub>/Al und Pt/TiO<sub>2</sub>/Pt hergestellt. Da hier ebenfalls alle dieser drei Schichten strukturiert werden sollten, wurden ebenfalls zunächst die Wafer oxidiert, um Kurzschlüsse zwischen den Bottom-Elektroden zu verhindern. Diese Oxidationen wurde von Stephan Altmannshofer durchgeführt. Die erste Oxidation ist dieselbe wie beim letzten Wafer, da hier gleich 25 Stück oxidiert wurden.

1. Oxidieren (mittels Nassoxidation) der ersten Wafer mit ca. 770 nm SiO<sub>2</sub>



2. Oxidieren (mittels Nassoxidation) der zweiten Wafer mit ca. 710 nm SiO<sub>2</sub>
3. Sputtern von 40 nm Aluminium (auf die 1. oxidierten Wafer)
4. Belacken, Belichten mit der in Anhang A.1.2 beschriebenen Maske **Bottom**, Entwickeln und Trockenätzen
5. Ätzen der Aluminium-Bottom-Elektrode mittels einer Phosphorsäureätzmischung
6. Entfernen des Photolacks mittels Aceton und Isopropanol und Spülen in deionisiertem Wasser
7. Nachdem diese Schicht qualitativ deutlich minderwertig aussah, wurde das Aluminium wieder weggeätzt, die Wafer wurden gereinigt und die Punkte 3 bis 6 wiederholt
8. Reinigen mit Remover, Belacken, Belichten mit einer invertierten Version der in Anhang A.1.2 beschriebenen Maske **Bottom**, Entwickeln
9. Sputtern von 4 nm Wolfram-Titan als Haftschrift und 30 nm Platin (auf die zweiten Wafer)
10. Lift-off mit Aceton und Isopropanol, Spülen in deionisiertem Wasser
11. Sputtern von ca. 33 nm TiO<sub>2</sub> mit dem in Abschnitt 4.1.2 beschriebenen Prozess, bestellt bei der SIEGERT WAFER GmbH
12. Reinigen, Belacken, Belichten mit der in Anhang A.1.2 beschriebenen Maske **Middle** und Entwickeln
13. Trockenätzen des TiO<sub>2</sub>s mittels eines CF<sub>4</sub>-haltigen Plasmas
14. Entfernen des Photolacks mittels Aceton und Isopropanol, Spülen in deionisiertem Wasser und Ätzen mittels Sauerstoff-Plasma, um letzte Verunreinigungen zu entfernen, da sich offenbar der Lack durch den Aceton-Prozess nicht rückstandsfrei hatte entfernen lassen
15. Belacken mit einem Doppelschichtlack, Belichten mit einer invertierten Version der in Anhang A.1.2 beschriebenen Maske **Top**, Entwickeln und Trockenätzen
16. Sputtern von 200 nm Aluminium (auf den Al/TiO<sub>2</sub>/Al-Wafer)
17. Lift-off mit Aceton und Isopropanol, Spülen in deionisiertem Wasser (beim Al/TiO<sub>2</sub>/Al-Wafer)
18. Entfernen des Photolacks mittels Sauerstoff-Plasma (beim Al/TiO<sub>2</sub>/Al-Wafer)
19. Sputtern von 160 nm Aluminium (auf den Al/TiO<sub>2</sub>/Pt-Wafer)
20. Sputtern von 5 nm Titan als Haftschrift und 130 nm Platin (auf die beiden übrigen Wafer)
21. Lift-off mit Remover (mit allen außer dem Al/TiO<sub>2</sub>/Al-Wafer)

## B.4. Die Wafer mit Oxid vom oxidischen Target

Das verwendete Grundmaterial ist das gleiche wie bei den soeben erklärten Wafern: p-dotierte, 150 mm große, mittels Czochralski-Verfahren hergestellte Prime-Silizium-Wafer der Orientierung  $\langle 100 \rangle$  mit einem spezifischen Widerstand von  $< 0,005 \Omega \text{cm}$  und einer Dicke von  $675 \pm 25 \mu\text{m}$ , bestellt bei der SIEGERT WAFER GmbH.

Es wurden mehrere Wafer hergestellt. Die Schichtstapel, die in dieser Arbeit behandelt werden, sind Pt/TiO<sub>2</sub>/Al mit ca. 10 nm, 25 nm, 40 nm, 55 nm und 70 nm TiO<sub>2</sub>,

Al/TiO<sub>2</sub>/Al mit ca. 40 nm TiO<sub>2</sub> und Al/Ti/TiO<sub>2</sub>/Al mit ca. 40 nm TiO<sub>2</sub>.<sup>2</sup> Da hier alle dieser drei Schichten strukturiert werden sollten, wurden zunächst die Wafer oxidiert, um Kurzschlüsse zwischen den Bottom-Elektroden zu verhindern. Diese Oxidation wurde von Stephan Altmannshofer durchgeführt. Die erste Oxidation ist dieselbe wie bei den letzten Wafern mit ca. 711 nm SiO<sub>2</sub>, da hier ebenfalls gleich 25 Stück oxidiert wurden.

1. Oxidieren (mittels Nassoxidation) des Wafers mit ca. 710 nm SiO<sub>2</sub>
2. Reinigen und Sputtern von 40 nm Aluminium
3. Belacken, Belichten mit der in Anhang A.1.2 beschriebenen Maske **Bottom**, Entwickeln und Trockenätzen
4. Ätzen der Aluminium-Bottom-Elektrode mittels einer Phosphorsäureätzmischung
5. Entfernen des Photolacks mittels Aceton und Isopropanol; Spülen in deionisiertem Wasser
6. Sputtern des TiO<sub>2</sub> mit dem in Abschnitt 4.1.3 beschriebenen Prozess in den fünf verschiedenen Dicken
7. Reinigen, Belacken, Belichten mit der in Anhang A.1.2 beschriebenen Maske **Middle** und Entwickeln
8. Trockenätzen des TiO<sub>2</sub>s mittels eines CF<sub>4</sub>-haltigen Plasmas und anschließendem Sauerstoff-Plasma-Ätzschritt
9. Entfernen des Photolacks mittels Aceton und Isopropanol; Spülen in deionisiertem Wasser; Ätzen in Sauerstoff-Plasma
10. Belacken mit einem Doppelschichtlack, Belichten mit einer invertierten Version der in Anhang A.1.2 beschriebenen Maske **Top**, Entwickeln und Trockenätzen
11. Sputtern von 5 nm Titan als Haftschiicht und 130 nm Platin, 130 nm Aluminium oder 5 nm Titan und 130 nm Aluminium
12. Lift-off mit Remover

---

<sup>2</sup>Natürlich wurde auch für die Platin-Schicht der Pt/TiO<sub>2</sub>/Al-Wafer eine Titan-Haftschiicht verwendet. Der Übersichtlichkeit halber wird hier in den Bezeichnungen die Haftschiicht nur bei dem Al/Ti/TiO<sub>2</sub>/Al mit aufgeführt.

# Literaturverzeichnis

- [1] Hehe Zhang, Sijung Yoo, Stephan Menzel, Carsten Funck, Felix Cüppers, Dirk J. Wouters, Cheol Seong Hwang, Rainer Waser, and Susanne Hoffmann-Eifert. Understanding the Coexistence of Two Bipolar Resistive Switching Modes with Opposite Polarity in Pt/TiO<sub>2</sub>/Ti/Pt Nanosized ReRAM Devices. *ACS Applied Materials & Interfaces*, 10(35):29766–29778, 2018.
- [2] Rainer Waser, Regina Dittmann, Georgi Staikov, and Kristof Szot. Redox-Based Resistive Switching Memories – Nanoionic Mechanisms, Prospects, and Challenges. *Advanced Materials*, 21(25-26):2632–2663, 2009.
- [3] H.-S. Philip Wong, Heng-Yuan Lee, Shimeng Yu, Yu-Sheng Chen, Yi Wu, Pang-Shiu Chen, Byoungil Lee, Frederick T. Chen, and Ming-Jinn Tsai. Metal–Oxide RRAM. *Proceedings of the IEEE*, 100(6):1951–1970, 2012.
- [4] F. Pan, S. Gao, C. Chen, C. Song, and F. Zeng. Recent progress in resistive random access memories: Materials, switching mechanisms, and performance. *Materials Science and Engineering R*, 83:1–59, 2014.
- [5] Sunghoon Song, Byungjin Cho, Tae-Wook Kim, Yongsung Ji, Minseok Jo, Gunuk Wang, Minhyeok Choe, Yung Ho Kahng, Hyunsang Hwang, and Takhee Lee. Three-Dimensional Integration of Organic Resistive Memory Devices. *Advanced Materials*, 22(44):5048–5052, 2010.
- [6] I. G. Baek, D. C. Kim, M. J. Lee, H. . J. Kim, E. K. Yim, M. S. Lee, J. E. Lee, S. E. Ahn, S. Seo, J. H. Lee, J. C. Park, Y. K. Cha, S. O. Park, H. S. Kim, I. K. Yoo, U. Chung, J. T. Moon, and B. I. Ryu. Multi-layer cross-point binary oxide resistive memory (OxRRAM) for post-NAND storage application. In *IEEE International Electron Devices Meeting, 2005. IEDM Technical Digest*, pages 750–753, 2005.
- [7] Myoung-Jae Lee, Chang Bum Lee, Dongsoo Lee, Seung Ryul Lee, Man Chang, Ji Hyun Hur, Young-Bae Kim, Chang-Jung Kim, David H. Seo, Sunae Seo, U-In Chung, In-Kyeong Yoo, and Kinam Kim. A fast, high-endurance and scalable non-volatile memory device made from asymmetric Ta<sub>2</sub>O<sub>5-x</sub>/TaO<sub>2-x</sub> bilayer structures. *Nature Materials*, 10(8):625–630, 2011.
- [8] Antonio C. Torrezan, John Paul Strachan, Gilberto Medeiros-Ribeiro, and R. Stanley Williams. Sub-nanosecond switching of a tantalum oxide memristor. *Nanotechnology*, 22(48):485203, 2011.
- [9] Byung Joon Choi, Antonio C. Torrezan, Kate J. Norris, Feng Miao, John Paul Strachan, Min-Xian Zhang, Douglas A. A. Ohlberg, Nobuhiko P. Kobayashi,

- J. Joshua Yang, and R. Stanley Williams. Electrical Performance and Scalability of Pt Dispersed SiO<sub>2</sub> Nanometallic Resistance Switch. *Nano Letters*, 13(7):3213–3217, 2013.
- [10] C. H. Cheng, C. Y. Tsai, A. Chin, and F. S. Yeh. High Performance Ultra-Low Energy RRAM with Good Retention and Endurance. In *2010 International Electron Devices Meeting*, pages 19.4.1–19.4.4, 2010.
- [11] B. Govoreanu, G. S. Kar, Y. Y. Chen, V. Paraschiv, S. Kubicek, A. Fantini, I. P. Radu, L. Goux, S. Clima, R. Degraeve, N. Jossart, O. Richard, T. Vandeweyer, K. Seo, P. Hendrickx, G. Pourtois, H. Bender, L. Altimime, D. J. Wouters, J. A. Kittl, and M. Jurczak. 10x10nm<sup>2</sup> Hf/HfO<sub>x</sub> Crossbar Resistive RAM with Excellent Performance, Reliability and Low-Energy Operation. In *2011 International Electron Devices Meeting*, pages 31.6.1–31.6.4, 2011.
- [12] Thomas Breuer, Lutz Nielen, Bernd Roesgen, Rainer Waser, Vikas Rana, and Eike Linn. Realization of Minimum and Maximum Gate Function in Ta<sub>2</sub>O<sub>5</sub>-based Memristive Devices. *Scientific Reports*, 6(1):23967, 2016.
- [13] J. Joshua Yang, Dmitri B. Strukov, and Duncan R. Stewart. Memristive devices for computing. *Nature Nanotechnology*, 8(1):13–24, 2013.
- [14] Irem Boybat, Manuel Le Gallo, S. R. Nandakumar, Timoleon Moraitis, Thomas Parnell, Tomas Tuma, Bipin Rajendran, Yusuf Leblebici, Abu Sebastian, and Evangelos Eleftheriou. Neuromorphic computing with multi-memristive synapses. *Nature Communications*, 9(1):2514, 2018.
- [15] Duygu Kuzum, Rakesh G. D. Jeyasingh, Byoungil Lee, and H.-S. Philip Wong. Nanoelectronic Programmable Synapses Based on Phase Change Materials for Brain-Inspired Computing. *Nano Letters*, 12(5):2179–2186, 2012.
- [16] Rui Yang, He-Ming Huang, and Xin Guo. Memristive Synapses and Neurons for Bioinspired Computing. *Advanced Electronic Materials*, 5(9):1900287, 2019.
- [17] Geoffrey W. Burr, Robert M. Shelby, Abu Sebastian, Sangbum Kim, Seyoung Kim, Severin Sidler, Kumar Virwani, Masatoshi Ishii, Pritish Narayanan, Alessandro Fumarola, Lucas L. Sanches, Irem Boybat, Manuel Le Gallo, Kibong Moon, Jiyoo Woo, Hyunsang Hwang, and Yusuf Leblebici. Neuromorphic computing using non-volatile memory. *Advances in Physics: X*, 2(1):89–124, 2017.
- [18] Yachuan Pang, Bin Gao, Bohan Lin, He Qian, and Huaqiang Wu. Memristors for Hardware Security Applications. *Advanced Electronic Materials*, 5(9):1800872, 2019.
- [19] Mesbah Uddin, Aysha S. Shanta, Md. Badruddoja Majumder, Md. Sakib Hasan, and Garrett S. Rose. Memristor Crossbar PUF based Lightweight Hardware Security for IoT. In *2019 IEEE International Conference on Consumer Electronics (ICCE)*, pages 1–4. IEEE, 2019.
- [20] Po-Hao Tseng, Kai-Chieh Hsu, Yu-Yu Lin, Feng-Min Lee, Ming-Hsiu Lee, Hsiang-Lan Lung, Kuang-Yeu Hsieh, Keh Chung Wang, and Chih-Yuan Lu. Error free

- physically unclonable function with programmed resistive random access memory using reliable resistance states by specific identification-generation method. *Japanese Journal of Applied Physics*, 57(4S):04FE04, 2018.
- [21] Y. Yoshimoto, Y. Katoh, S. Ogasahara, Z. Wei, and K. Kouno. A ReRAM-based physically unclonable function with bit error rate  $< 0.5\%$  after 10 years at  $125^\circ\text{C}$  for 40nm embedded application. In *2016 IEEE Symposium on VLSI Technology*, pages 1–2. IEEE, 2016.
- [22] Chinwe Nyenke and Lixin Dong. Effect of  $\text{NO}_2$  and  $\text{NH}_3$  on the resistive switching behavior of  $\text{W}/\text{Cu}_x\text{O}/\text{Cu}$  devices. *Journal of Micromechanics and Microengineering*, 27(10):105013, 2017.
- [23] Azhar Ali Haidry, Andrea Ebach-Stahl, and Bilge Saruhan. Effect of  $\text{Pt}/\text{TiO}_2$  interface on room temperature hydrogen sensing performance of memristor type  $\text{Pt}/\text{TiO}_2/\text{Pt}$  structure. *Sensors and Actuators B: Chemical*, 253:1043–1054, 2017.
- [24] Wanheng Lu, Lai-Mun Wong, Shijie Wang, and Kaiyang Zeng. Effects of oxygen and moisture on the I-V characteristics of  $\text{TiO}_2$  thin films. *Journal of Materiomics*, 4(3):228–237, 2018.
- [25] Bowen Zhu, Hong Wang, Yaqing Liu, Dianpeng Qi, Zhiyuan Liu, Hua Wang, Jiancan Yu, Matthew Sherburne, Zhaohui Wang, and Xiaodong Chen. Skin-Inspired Haptic Memory Arrays with an Electrically Reconfigurable Architecture. *Advanced Materials*, 28(8):1559–1566, 2016.
- [26] Jihoon Kim, Kyongsoo Park, Songhyun Jo, Bong-Jun Kim, Hyun Wook Kang, Seung Yun Nam, Junghwan Oh, and Yong Wook Lee. Memristive states in vanadium-dioxide-based planar devices stimulated by 966 nm infrared laser pulses. *Japanese Journal of Applied Physics*, 54(10):102601, 2015.
- [27] P. Maier, F. Hartmann, M. Rebello Sousa Dias, M. Emmerling, C. Schneider, L. K. Castelano, M. Kamp, G. E. Marques, V. Lopez-Richard, L. Worschech, and S. Höfling. Light sensitive memristor with bi-directional and wavelength-dependent conductance control. *Applied Physics Letters*, 109(2):023501, 2016.
- [28] Wei Wang, Gennady N. Panin, Xiao Fu, Lei Zhang, P. Ilanchezhian, Vasiliy O. Pelenovich, Dejun Fu, and Tae Won Kang.  $\text{MoS}_2$  memristor with photoresistive switching. *Scientific Reports*, 6(1):31224, 2016.
- [29] Heba Abunahla, Maguy Abi Jaoude, Curtis J. O’Kelly, and Baker Mohammad. Sol-gel/drop-coated micro-thick  $\text{TiO}_2$  memristors for  $\gamma$ -ray sensing. *Materials Chemistry and Physics*, 184:72–81, 2016.
- [30] Kiran D. More, Devidas I. Halge, Pooja M. Khanzode, Vijaykiran N. Narwade, Sumayya Begum, Shivaji G. Munde, Jagdish W. Dadge, Abhimanyu S. Rana, and Kashinath A. Bogle. Resistive switching characteristics of  $\text{Pt}/\text{TiO}_2/\text{Al}$  structure under optical illumination. *AIP Conference Proceedings*, 2269(1):030066, 2020.
- [31] Nor Shahanim Mohamad Hadis, Asrulnizam Abd Manaf, Siti Hawa Ngalim, and Sukreen Hana Herman. Fabrication and characterisation of fluidic based mem-

- ristor sensor for liquid with hydroxyl group. *Sensing and Bio-Sensing Research*, 14:21–29, 2017.
- [32] Somsubhra Chakrabarti, Rajeswar Panja, Sourav Roy, Anisha Roy, Subhranu Samanta, Mrinmoy Dutta, Sreekanth Ginnaram, Siddheswar Maikap, Hsin-Ming Cheng, Ling-Na Tsai, Ya-Ling Chang, Rajat Mahapatra, Debanjan Jana, Jian-Tai Qiu, and Jer-Ren Yang. Evolution of resistive switching mechanism through  $\text{H}_2\text{O}_2$  sensing by using  $\text{TaO}_x$ -based material in  $\text{W}/\text{Al}_2\text{O}_3/\text{TaO}_x/\text{TiN}$  structure. *Applied Surface Science*, 433:51–59, 2018.
- [33] D. Reiser, A. Drost, D. Chryssikos, I. Eisele, and M. Tornow. Temperature driven memristive switching in  $\text{Al}/\text{TiO}_2/\text{Al}$  devices. In *2020 IEEE 20th International Conference on Nanotechnology (IEEE-NANO)*, pages 342–347, 2020.
- [34] Alessandro Milozzi, Daniel Reiser, Andreas Drost, Thomas Neuner, Marc Tornow, and Daniele Ielmini. Thermal switching of  $\text{TiO}_2$ -based RRAM for parameter extraction and neuromorphic engineering. In *ESSCIRC 2022- IEEE 48th European Solid State Circuits Conference (ESSCIRC), 2022*, pages 133–136, 2022.
- [35] Leon O. Chua. Memristor—The Missing Circuit Element. *IEEE Transactions on Circuit Theory*, 18(5):507–519, 1971.
- [36] Isaac Abraham. The case for rejecting the memristor as a fundamental circuit element. *Scientific Reports*, 8(1):10972, 2018.
- [37] Leon O. Chua. The Fourth Element. *Proceedings of the IEEE*, 100(6):1920–1927, 2012.
- [38] L. O. Chua and Sung Mo Kang. Memristive Devices and Systems. *Proceedings of the IEEE*, 64(2):209–223, 1976.
- [39] Frank Z. Wang, Ling Li, Luping Shi, Huaqiang Wu, and Leon O. Chua.  $\Phi$  memristor: Real memristor found. *Journal of Applied Physics*, 125(5):054504, 2019.
- [40] Dmitri B. Strukov, Gregory S. Snider, Duncan R. Stewart, and R. Stanley Williams. The missing memristor found. *Nature*, 453(7191):80–83, 2008.
- [41] Sascha Vongehr and Xiangkang Meng. The Missing Memristor has Not been Found. *Scientific Reports*, 5(1):11657, 2015.
- [42] T. W. Hickmott. Low-Frequency Negative Resistance in Thin Anodic Oxide Films. *Journal of Applied Physics*, 33(9):2669–2682, 1962.
- [43] W. R. Hiatt and T. W. Hickmott. Bistable switching in niobium oxide diodes. *Applied Physics Letters*, 6(6):106–108, 1965.
- [44] J. G. Simmons and R. R. Verderber. New Conduction and Reversible Memory Phenomena in Thin Insulating Films. *Proceedings of the Royal Society of London. Series A, Mathematical and Physical Sciences*, 301(1464):77–102, 1967.
- [45] G. Dearnaley, A. M. Stoneham, and D. V. Morgan. Electrical phenomena in amorphous oxide films. *Reports on Progress in Physics*, 33(3):1129–1191, 1970.

- [46] Rainer Waser and Masakazu Aono. Nanoionics-based resistive switching memories. *Nature Materials*, 6(11):833–840, 2007.
- [47] J. C. Scott and L. D. Bozano. Nonvolatile Memory Elements Based on Organic Materials. *Adv. Mater.*, 19(11):1452–1463, 2007.
- [48] V. A. Skryshevsky, O. M. Kostiukevych, V. V. Lendiel, and O. V. Tretyak. Memristor Effect in Ni/TiO<sub>x</sub>/p-Si/Ni and Ni/TiO<sub>x</sub>/p-Si/TiO<sub>x</sub>/Ni Heterojunctions. *Journal of Nano- and Electronic Physics*, 9(1):01023, 2017.
- [49] Wuhong Xue, Shuang Gao, Jie Shang, Xiaohui Yi, Gang Liu, and Run-Wei Li. Recent Advances of Quantum Conductance in Memristors. *Advanced Electronic Materials*, 5(9):1800854, 2019.
- [50] Daniele Ielmini and Rainer Waser, editors. *Resistive Switching: From Fundamentals of Nanoionic Redox Processes to Memristive Device Applications*. Wiley-VCH Verlag GmbH & Co. KGaA, Weinheim, 2016.
- [51] Zhongrui Wang, Huaqiang Wu, Geoffrey W. Burr, Cheol Seong Hwang, Kang L. Wang, Qiangfei Xia, and J. Joshua Yang. Resistive switching materials for information processing. *Nature Reviews Materials*, 5(3):173–195, 2020.
- [52] Stephan Menzel, Ulrich Böttger, Martin Wimmer, and Martin Salinga. Physics of the Switching Kinetics in Resistive Memories. *Advanced Functional Materials*, 25(40):6306–6325, 2015.
- [53] Ilia Valov. Interfacial interactions and their impact on redox-based resistive switching memories (ReRAMs). *Semiconductor Science and Technology*, 32(9):093006, 2017.
- [54] S. Menzel, I. Valov, R. Waser, N. Adler, J. van den Hurk, and S. Tappertzhofer. Simulation of polarity independent RESET in electrochemical metallization memory cells. In *2013 5th IEEE International Memory Workshop*, pages 92–95, 2013.
- [55] T. Tsuruoka, K. Terabe, T. Hasegawa, and M. Aono. Forming and switching mechanisms of a cation-migration-based oxide resistive memory. *Nanotechnology*, 21(42):425205, 2010.
- [56] Tohru Tsuruoka, Tsuyoshi Hasegawa, Kazuya Terabe, and Masakazu Aono. Conductance quantization and synaptic behavior in a Ta<sub>2</sub>O<sub>5</sub>-based atomic switch. *Nanotechnology*, 23(43):435705, 2012.
- [57] Yuchao Yang, Peng Gao, Siddharth Gaba, Ting Chang, Xiaoqing Pan, and Wei Lu. Observation of conducting filament growth in nanoscale resistive memories. *Nature Communications*, 3(1):732, 2012.
- [58] S. Gao, C. Song, C. Chen, F. Zeng, and F. Pan. Formation process of conducting filament in planar organic resistive memory. *Applied Physics Letters*, 102(14):141606, 2013.
- [59] A. Sawa, T. Fujii, M. Kawasaki, and Y. Tokura. Interface resistance switching at a few nanometer thick perovskite manganite active layers. *Applied Physics Letters*, 88(23):232112, 2006.

- [60] T. Fujii, M. Kawasaki, A. Sawa, H. Akoh, Y. Kawazoe, and Y. Tokura. Hysteretic current–voltage characteristics and resistance switching at an epitaxial oxide Schottky junction  $\text{SrRuO}_3/\text{SrTi}_{0.99}\text{Nb}_{0.01}\text{O}_3$ . *Applied Physics Letters*, 86(1):012107, 2005.
- [61] Rickard Fors, Sergey I. Khartsev, and Alexander M. Grishin. Giant resistance switching in metal-insulator-manganite junctions: Evidence for Mott transition. *Physical Review B*, 71(4):045305, 2005.
- [62] G. I. Meijer, U. Staub, M. Janousch, S. L. Johnson, B. Delley, and T. Neisius. Valence states of Cr and the insulator-to-metal transition in Cr-doped  $\text{SrTiO}_3$ . *Physical Review B*, 72(15):155102, 2005.
- [63] F. A. Kröger and H. J. Vink. Relations between the concentrations of imperfections in solids. *Journal of Physics and Chemistry of Solids*, 5(3):208–223, 1958.
- [64] D. Acharyya, A. Hazra, and P. Bhattacharyya. A journey towards reliability improvement of  $\text{TiO}_2$  based Resistive Random Access Memory: A review. *Microelectronics Reliability*, 54(3):541–560, 2014.
- [65] Ulrike Diebold. The surface science of titanium dioxide. *Surface Science Reports*, 48(5):53–229, 2003.
- [66] A. Janotti, J. B. Varley, P. Rinke, N. Umezawa, G. Kresse, and C. G. van de Walle. Hybrid functional studies of the oxygen vacancy in  $\text{TiO}_2$ . *Physical Review B*, 81(8):085212, 2010.
- [67] J. Joshua Yang, Julien Borghetti, David Murphy, Duncan R. Stewart, and R. Stanley Williams. A Family of Electronically Reconfigurable Nanodevices. *Advanced Materials*, 21(37):3754–3758, 2009.
- [68] Kengo Yamaguchi, Shotaro Takeuchi, Tetsuya Tohei, Nobuyuki Ikarashi, and Akira Sakai. Analysis of Ti valence states in resistive switching regions of a rutile  $\text{TiO}_{2-x}$  four-terminal memristive device. *Japanese Journal of Applied Physics*, 57(6S3):06KB02, 2018.
- [69] Zenya Nagata, Takuma Shimizu, Tsuyoshi Isaka, Tetsuya Tohei, Nobuyuki Ikarashi, and Akira Sakai. Gate Tuning of Synaptic Functions Based on Oxygen Vacancy Distribution Control in Four-Terminal  $\text{TiO}_{2-x}$  Memristive Devices. *Scientific Reports*, 9(1):10013, 2019.
- [70] J. Joshua Yang, Feng Miao, Matthew D. Pickett, Douglas A. A. Ohlberg, Duncan R. Stewart, Chun Ning Lau, and R. Stanley Williams. The mechanism of electroforming of metal oxide memristive switches. *Nanotechnology*, 20(21):215201, 2009.
- [71] Jiun-Jia Huang, Chih-Wei Kuo, Wei-Chen Chang, and Tuo-Hung Hou. Transition of stable rectification to resistive-switching in  $\text{Ti}/\text{TiO}_2/\text{Pt}$  oxide diode. *Applied Physics Letters*, 96(26):262901, 2010.
- [72] Hyunjun Sim, Hyejung Choi, Dongsoo Lee, Man Chang, Dooho Choi, Yunik Son, Eun-Hong Lee, Wonjoo Kim, Yoondong Park, In-Kyeong Yoo, and Hyunsang



- Hwang. Excellent Resistance Switching Characteristics of Pt/SrTiO<sub>3</sub> Schottky Junction for Multi-bit Nonvolatile Memory Application. In *IEEE International Electron Devices Meeting, 2005. IEDM Technical Digest*, pages 758–761, 2005.
- [73] Alexander Gutsche, Sebastian Siegel, Jinchao Zhang, Sebastian Hamsch, and Regina Dittmann. Exploring Area-Dependent Pr<sub>0.7</sub>Ca<sub>0.3</sub>MnO<sub>3</sub>-Based Memristive Devices as Synapses in Spiking and Artificial Neural Networks. *Frontiers in Neuroscience*, 15:661261, 2021.
- [74] Akihito Sawa. Resistive switching in transition metal oxides. *Materials Today*, 11(6):28–36, 2008.
- [75] Sten Andersson, Bengt Collén, Ulf Kuylenstierna, and Arne Magnéli. Phase Analysis Studies on the Titanium-Oxygen System. *Acta Chemica Scandinavica*, 11(10):1641–1652, 1957.
- [76] Aditya F. Arif, Ratna Balgis, Takashi Ogi, Ferry Iskandar, Akihiro Kinoshita, Keitaro Nakamura, and Kikuo Okuyama. Highly conductive nano-sized Magnéli phases titanium oxide (TiO<sub>x</sub>). *Scientific Reports*, 7(1):3646, 2017.
- [77] Deok-Hwang Kwon, Kyung Min Kim, Jae Hyuck Jang, Jong Myeong Jeon, Min Hwan Lee, Gun Hwan Kim, Xiang-Shu Li, Gyeong-Su Park, Bora Lee, Seung-wu Han, Miyoung Kim, and Cheol Seong Hwang. Atomic structure of conducting nanofilaments in TiO<sub>2</sub> resistive switching memory. *Nature Nanotechnology*, 5(2):148–153, 2010.
- [78] Georgii A. Illarionov, Sofia M. Morozova, Vladimir V. Chrishtop, Mari-Ann Einarsrud, and Maxim I. Morozov. Memristive TiO<sub>2</sub>: Synthesis, Technologies, and Applications. *Frontiers in Chemistry*, 8:724, 2020.
- [79] Kyung Jean Yoon, Min Hwan Lee, Gun Hwan Kim, Seul Ji Song, Jun Yeong Seok, Sora Han, Jung Ho Yoon, Kyung Min Kim, and Cheol Seong Hwang. Memristive tri-stable resistive switching at ruptured conducting filaments of a Pt/TiO<sub>2</sub>/Pt cell. *Nanotechnology*, 23(18):185202, 2012.
- [80] Christian Lenser, Marten Patt, Stephan Menzel, Annemarie Köhl, Carsten Wiemann, Claus M. Schneider, Rainer Waser, and Regina Dittmann. Insights into Nanoscale Electrochemical Reduction in a Memristive Oxide: the Role of Three-Phase Boundaries. *Advanced Functional Materials*, 24(28):4466–4472, 2014.
- [81] Moon Hyung Jang, Rahul Agarwal, Pavan Nukala, Dooho Choi, A. T. Charlie Johnson, I-Wei Chen, and Ritesh Agarwal. Observing Oxygen Vacancy Driven Electroforming in Pt–TiO<sub>2</sub>–Pt Device via Strong Metal Support Interaction. *Nano Letters*, 16(4):2139–2144, 2016.
- [82] Jinfeng Zhang, Peng Zhou, Jianjun Liu, and Jiaguo Yu. New understanding of the difference of photocatalytic activity among anatase, rutile and brookite TiO<sub>2</sub>. *Physical Chemistry Chemical Physics*, 16(38):20382–20386, 2014.
- [83] Ee Wah Lim and Razali Ismail. Conduction Mechanism of Valence Change Resistive Switching Memory: A Survey. *Electronics*, 4(3):586–613, 2015.

- [84] S. M. Sze and Kwok K. Ng. *Physics of Semiconductor Devices*. John Wiley & Sons, Inc., Hoboken, New Jersey, third edition, 2007.
- [85] Fu-Chien Chiu. A Review on Conduction Mechanisms in Dielectric Films. *Advances in Materials Science and Engineering*, 2014:578168, 2014.
- [86] Chih-Yang Lin, Sheng-Yi Wang, Dai-Ying Lee, and Tseung-Yuen Tseng. Electrical Properties and Fatigue Behaviors of ZrO<sub>2</sub> Resistive Switching Thin Films. *Journal of The Electrochemical Society*, 155(8):H615–H619, 2008.
- [87] C. R. Crowell. The Richardson constant for thermionic emission in Schottky barrier diodes. *Solid-State Electronics*, 8(4):395–399, 1965.
- [88] Z. Wei, Y. Kanzawa, K. Arita, Y. Katoh, K. Kawai, S. Muraoka, S. Mitani, S. Fujii, K. Katayama, M. Iijima, T. Mikawa, T. Ninomiya, R. Miyanaga, Y. Kawashima, K. Tsuji, A. Himeno, T. Okada, R. Azuma, K. Shimakawa, H. Sugaya, T. Takagi, R. Yasuhara, K. Horiba, H. Kumigashira, and M. Oshima. Highly reliable TaO<sub>x</sub> ReRAM and direct evidence of redox reaction mechanism. In *2008 IEEE International Electron Devices Meeting*, pages 1–4, 2008.
- [89] Nicolas Cavassilas, Jean-Luc Autran, Frédéric Aniel, and Guy Fishman. Energy and temperature dependence of electron effective masses in silicon. *Journal of Applied Physics*, 92(3):1431–1433, 2002.
- [90] Jae-Wan Park, Kyoocho Jung, Min Kyu Yang, Jeon-Kook Lee, Dal-Young Kim, and Jong-Wan Park. Resistive switching characteristics and set-voltage dependence of low-resistance state in sputter-deposited SrZrO<sub>3</sub>:Cr memory films. *Journal of Applied Physics*, 99(12):124102, 2006.
- [91] S. H. Mohamed, O. Kappertz, T. P. Leervad Pedersen, R. Drese, and M. Wuttig. Properties of TiO<sub>x</sub> coatings prepared by dc magnetron sputtering. *physica status solidi (a)*, 198(1):224–237, 2003.
- [92] Shun Kashiwaya, Jan Morasch, Verena Streibel, Thierry Toupance, Wolfram Jaegermann, and Andreas Klein. The Work Function of TiO<sub>2</sub>. *Surfaces*, 1(1):73–89, 2018.
- [93] Wen-Yuan Chang, Yen-Chao Lai, Tai-Bor Wu, Sea-Fue Wang, Frederick Chen, and Ming-Jinn Tsai. Unipolar resistive switching characteristics of ZnO thin films for nonvolatile memory applications. *Applied Physics Letters*, 92(2):022110, 2008.
- [94] J. R. Yeagan and H. L. Taylor. The Poole–Frenkel Effect with Compensation Present. *Journal of Applied Physics*, 39(12):5600–5604, 1968.
- [95] S. M. Hu, D. R. Kerr, and L. V. Gregor. Evidence of hole injection and trapping in silicon nitride films prepared by reactive sputtering. *Applied Physics Letters*, 10(3):97–99, 1967.
- [96] D. Ielmini, F. Nardi, and C. Cagli. Physical models of size-dependent nanofilament formation and rupture in NiO resistive switching memories. *Nanotechnology*, 22(25):254022, 2011.

- [97] S. Seo, M. J. Lee, D. H. Seo, S. K. Choi, D.-S. Suh, Y. S. Joung, I. K. Yoo, I. S. Byun, I. R. Hwang, S. H. Kim, and B. H. Park. Conductivity switching characteristics and reset currents in NiO films. *Applied Physics Letters*, 86(9):093509, 2005.
- [98] Hisashi Shima, Fumiyoshi Takano, Hiro Akinaga, Yukio Tamai, Isao H. Inoue, and Hide Takagi. Resistance switching in the metal deficient-type oxides: NiO and CoO. *Applied Physics Letters*, 91(1):012901, 2007.
- [99] S.-E. Ahn, M.-J. Lee, Y. Park, B. S. Kang, C. B. Lee, K. H. Kim, S. Seo, D.-S. Suh, D.-C. Kim, J. Hur, W. Xianyu, G. Stefanovich, H. Yin, I.-K. Yoo, J.-H. Lee, J.-B. Park, I.-G. Baek, and B. H. Park. Write Current Reduction in Transition Metal Oxide Based Resistance Change Memory. *Advanced Materials*, 20(5):924–928, 2008.
- [100] Kentaro Kinoshita, Tetsuro Tamura, Masaki Aoki, Yoshihiro Sugiyama, and Hitoshi Tanaka. Lowering the Switching Current of Resistance Random Access Memory Using a Hetero Junction Structure Consisting of Transition Metal Oxides. *Japanese Journal of Applied Physics*, 45(37):L991–L994, 2006.
- [101] Kyung Min Kim, Byung Joon Choi, and Cheol Seong Hwang. Localized switching mechanism in resistive switching of atomic-layer-deposited TiO<sub>2</sub> thin films. *Applied Physics Letters*, 90(24):242906, 2007.
- [102] Kazuki Nagashima, Takeshi Yanagida, Masaki Kanai, Umberto Celano, Sakon Rahong, Gang Meng, Fuwei Zhuge, Yong He, Bae Ho Park, and Tomoji Kawai. Carrier type dependence on spatial asymmetry of unipolar resistive switching of metal oxides. *Applied Physics Letters*, 103(17):173506, 2013.
- [103] Deok-Yong Cho, Stefan Tappertzhofen, Rainer Waser, and Ilia Valov. Chemically-inactive interfaces in thin film Ag/AgI systems for resistive switching memories. *Scientific Reports*, 3(1):1169, 2013.
- [104] I. Valov, S. Tappertzhofen, E. Linn, S. Menzel, J. van den Hurk, and R. Waser. Atomic Scale and Interface Interactions in Redox-Based Resistive Switching Memories. *ECS Transactions*, 64(14):3–18, 2014.
- [105] Deok-Yong Cho, Stefan Tappertzhofen, Rainer Waser, and Ilia Valov. Bond nature of active metal ions in SiO<sub>2</sub>-based electrochemical metallization memory cells. *Nanoscale*, 5(5):1781–1784, 2013.
- [106] Stefan Tappertzhofen, Rainer Waser, and Ilia Valov. Impact of the Counter-Electrode Material on Redox Processes in Resistive Switching Memories. *ChemElectroChem*, 1(8):1287–1292, 2014.
- [107] T. Keuer, U. Böttger, C. Schindler, and R. Waser. On the origin of bistable resistive switching in metal organic charge transfer complex memory cells. *Applied Physics Letters*, 91(8):083506, 2007.
- [108] J. R. Black. Electromigration failure modes in aluminum metallization for semiconductor devices. *Proceedings of the IEEE*, 57(9):1587–1594, 1969.

- [109] J. R. Black. Electromigration—A brief survey and some recent results. *IEEE Transactions on Electron Devices*, 16(4):338–347, 1969.
- [110] J. Joshua Yang, John Paul Strachan, Feng Miao, Min-Xian Zhang, Matthew D. Pickett, Wei Yi, Douglas A. A. Ohlberg, G. Medeiros-Ribeiro, and R. Stanley Williams. Metal/TiO<sub>2</sub> interfaces for memristive switches. *Applied Physics A*, 102(4):785–789, 2011.
- [111] Wan-Gee Kim and Shi-Woo Rhee. Effect of the top electrode material on the resistive switching of TiO<sub>2</sub> thin film. *Microelectronic Engineering*, 87(2):98–103, 2010.
- [112] Hu Young Jeong, Jeong Yong Lee, Sung-Yool Choi, and Jeong Won Kim. Microscopic origin of bipolar resistive switching of nanoscale titanium oxide thin films. *Applied Physics Letters*, 95(16):162108, 2009.
- [113] B. J. Choi, D. S. Jeong, S. K. Kim, C. Rohde, S. Choi, J. H. Oh, H. J. Kim, C. S. Hwang, K. Szot, R. Waser, B. Reichenberg, and S. Tiedke. Resistive switching mechanism of TiO<sub>2</sub> thin films grown by atomic-layer deposition. *Journal of Applied Physics*, 98(3):033715, 2005.
- [114] Federico Raffone and Giancarlo Cicero. Unveiling the Fundamental Role of Temperature in RRAM Switching Mechanism by Multiscale Simulations. *ACS Applied Materials & Interfaces*, 10(8):7512–7519, 2018.
- [115] Thomas Abbey, Christos Giotis, Alex Serb, Spyros Stathopoulos, and Themis Prodromakis. Thermal Effects on Initial Volatile Response and Relaxation Dynamics of Resistive RAM Devices. *IEEE Electron Device Letters*, 43(3):386–389, 2022.
- [116] Stefano Larentis, Federico Nardi, Simone Balatti, David C. Gilmer, and Daniele Ielmini. Resistive Switching by Voltage-Driven Ion Migration in Bipolar RRAM—Part II: Modeling. *IEEE Transactions on Electron Devices*, 59(9):2468–2475, 2012.
- [117] D. Widmann, H. Mader, and H. Friedrich. *Technologie hochintegrierter Schaltungen: Halbleiter-Elektronik: Bd. 19*. Springer-Verlag, Berlin, Heidelberg, 1988.
- [118] Dominik Güttler. *Echtzeit-in-situ-Messung der Oberflächenbelegung einer Magnetron-Kathode bei der reaktiven Sputter-Abscheidung*. Diplomarbeit, Forschungszentrum Rossendorf, Dresden, 2004.
- [119] Rointan F. Bunshah, editor. *Handbook of Deposition Technologies for Films and Coatings: Science, Technology and Applications*. Noyes Publications, Park Ridge, New Jersey, 2nd edition, 1994.
- [120] Maria Mulisch and Ulrich Welsch, editors. *Romeis Mikroskopische Technik*. Spektrum Akademischer Verlag, Heidelberg, 18. edition, 2010.
- [121] Georges Nomarski. *Interferential Polarizing Device For Study Of Phase Objects*. Patent US2924142, 1960.
- [122] Siegfried Pfüller. *Halbleitermeßtechnik*. Dr. Alfred Hüthig Verlag, Heidelberg, 1977.

- [123] Thomas Oeser. *Kristallstrukturanalyse durch Röntgenbeugung: Spektroskopiekurs kompakt*. Springer Spektrum, Wiesbaden, 2019.
- [124] D. Briggs, editor. *Surface Analysis of Polymers by XPS and Static SIMS*. Cambridge Solid State Science Series. Cambridge University Press, Cambridge, 1998.
- [125] Edmund Riedl. *Electrochemical processes for design and modification of interfaces and surfaces of electronic devices*. Dissertation, University of Regensburg, Regensburg, 2014.
- [126] Manfred von Ardenne. Das Elektronen-Rastermikroskop. *Zeitschrift für Physik*, 109(9):553–572, 1938.
- [127] Daniel Ludwig Reiser. *Untersuchung eines ladungsempfindlichen Sensors für chemische und biologische Anwendungen: Evaluation of a charge sensitive sensor for chemical and biological applications*. Masterarbeit, Technische Universität München, München, 2018.
- [128] L. J. van der Pauw. A method of measuring specific resistivity and Hall effect of discs of arbitrary shape. *Philips Research Reports*, 13(1):1–9, 1958.
- [129] L. J. van der Pauw. A Method of Measuring the Resistivity and Hall Coefficient on Lamellae and Arbitrary Shape. *Philips Technical Review*, 20(8):220–224, 1958/59.
- [130] John R. Rumble, editor. *CRC Handbook of Chemistry and Physics*. CRC Press, Taylor & Francis Group, LLC, Boca Raton, 98th edition, 2017.
- [131] R. J. Gonzalez, R. Zallen, and H. Berger. Infrared reflectivity and lattice fundamentals in anatase  $\text{TiO}_2$ . *Physical Review B*, 55(11):7014–7017, 1997.
- [132] Robert Jacumet. *Charakterisierung von Al-TiO<sub>2</sub>-Al und Al-Ta<sub>2</sub>O<sub>5</sub>-Al Memristoren: Characterisation of Al-TiO<sub>2</sub>-Al and Al-Ta<sub>2</sub>O<sub>5</sub>-Al memristors*. Bachelorarbeit, Technische Universität München, München, 2020.
- [133] P. Löbl, M. Huppertz, and D. Mergel. Nucleation and growth in  $\text{TiO}_2$  films prepared by sputtering and evaporation. *Thin Solid Films*, 251(1):72–79, 1994.
- [134] Thomas Neuner. *Erstellen von Messroutinen mit PyMeasure zur Charakterisierung von Pt/TiO<sub>2</sub>/Al Memristoren: Creating measurement routines with PyMeasure for the characterization of Pt/TiO<sub>2</sub>/Al memristors*. Bachelorarbeit, Technische Universität München, München, 2021.
- [135] Heba Abunahla, Baker Mohammad, Dirar Homouz, and Curtis J. Okelly. Modeling Valance Change Memristor Device: Oxide Thickness, Material Type, and Temperature Effects. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 63(12):2139–2148, 2016.
- [136] Christian Monzio Compagnoni, Riccardo Gusmeroli, Alessandro S. Spinelli, Andrea L. Lacaita, Mauro Bonanomi, and Angelo Visconti. Statistical Model for Random Telegraph Noise in Flash Memories. *IEEE Transactions on Electron Devices*, 55(1):388–395, 2008.
- [137] Sergey Vyazovkin. Kissinger Method in Kinetics of Materials: Things to Beware and Be Aware of. *Molecules*, 25(12):2813, 2020.

- [138] Homer E. Kissinger. Variation of Peak Temperature With Heating Rate in Differential Thermal Analysis. *Journal of Research of the National Bureau of Standards*, 57(4):217–221, 1956.
- [139] H. E. Kissinger. Reaction Kinetics in Differential Thermal Analysis. *Analytical Chemistry*, 29(11):1702–1706, 1957.

# Danksagung

Zum Abschluss möchte ich folgenden Personen ausdrücklich danken, mich bei dieser Doktorarbeit unterstützt zu haben:

**Prof. Dr. Marc Tornow** (TUM, EMFT), für die Möglichkeit, meine Arbeit unter seiner Leitung an der Fraunhofer EMFT München anzufertigen sowie für die hilfreichen Anmerkungen und Verbesserungsvorschläge zu dieser Dissertation.

**Meiner Frau und meiner Mutter** für die ständige Unterstützung.

**Der Professur für Molekularelektronik** der TUM und allen Mitgliedern für Unterstützung, hilfreiche Diskussionen und die grandiose Hilfsbereitschaft.

**Andreas Drost und Chi Hung Vu** (beide EMFT) für die kompetente Beratung bezüglich technologischer Möglichkeiten und die entsprechende Umsetzung.

**Prof. Dr. Ignaz Eisele** (EMFT und Universität der Bundeswehr) für die Mentorschaft, die spannenden Gespräche und wertvollen Ideen.

**Prof. Dr. Daniele Ielmini und Alessandro Milozzi** (beide Polytechnikum Mailand) für die tolle Kooperation, die grandiosen Diskussionen und Simulationen sowie die zahlreichen Ideen.

**Martin Heigl, Karl Neumeier und Uwe Seidelmann** (alle EMFT) für die Unterstützung bei den Aufbauten und die Ideen bezüglich der Designs.

**Christian Hochreiter und Jakob Stuprich** (beide EMFT) für die elektronische Unterstützung und das Designen der PCBs.

**Dennise Linke** (EMFT) für das Sägen der Wafer, das Kleben der Chips, das Bonden, die Messungen am REM sowie die ständige Hilfe.

**Martin Wackerle** (EMFT) für das Bonden.

**Domenikos Chryssikos** (TUM, EMFT) für die zahlreichen und wertvollen XPS-Messungen.

**Dr. Karl-Reinhard Merkel** (EMFT) für die XRD-Messungen.

**Waltraud Hell** (EMFT) für die mikroskopischen Aufnahmen.

**Ulrich Schaber** (EMFT) für die ellipsometrische Unterstützung sowie das Oxidieren von Wafern.

**Dr. Stephan Altmannshofer** (EMFT) für das Oxidieren von Wafern.

**Dr. Christian Engst und Dr. Leonhard Sturm-Rogon** (beide EMFT) für die Unterstützung am Waferprober

**Robert Wieland** (EMFT) für die Unterstützung in der finalen Phase dieser Arbeit.

**Der gesamten EMFT** für die ständige Hilfsbereitschaft *aller* Mitglieder und das angenehme Arbeitsklima.

**Vielen Dank!**